http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
서기성(Ki Sung Seo),이노성(Noh Sung Lee),안인석(Ihn Seok Ahn),박승규(Seung Kyu Park),이규호(Kyu Ho Lee),우광방(Kwang Bang Woo) 대한전자공학회 1992 대한전자공학회 학술대회 Vol.1992 No.10
This paper deals with the scheduling and simulation for FMC(Flexible Manufacturing Cells). In order to achieve CIM, there is a critical need to link factory level and machine level. The primary functions performed by this link for all jobs issued to the shop floor and cell include short-term scheduling and dynamic operational scheduling. Here, hierarchical control structure is introduced to define these functions. And Intelligent scheduling through expert module is adopted for efficiency of FMC operation. Computer Simulation reveals that expert scheduling method is better than heuristics in various performance index.
크기와 회전변화에 강인한 Genetic Programming 기반 코너 검출자
서기성(Ki-Sung Seo),김영균(Young-Kyun Kim) 제어로봇시스템학회 2010 제어·로봇·시스템학회 논문지 Vol.16 No.4
This paper introduces GP(Genetic Programming) based robust corner detectors for scaled and rotated images. Various empirical algorithms have been studied to improve computational speed and accuracy including approaches, such as the Harris and SUSAN, FAST corner detectors. These techniques are highly efficient for well-defined corners, but are limited to corner-like edges which are often generated in rotated images. It is very difficult to detect correctly edges which have characteristics similar to corners. In this paper, we have focused the above challenging problem and proposed Genetic Programming-based automated generation of corner detectors which is robust to scaled and rotated images. The proposed method is compared to the existing corner detectors on test images and shows superior results.
임베디드 하드웨어 유전자 알고리즘을 위한 실시간 처리 시스템
박세현,서기성,Park Se-hyun,Seo Ki-sung 한국정보통신학회 2004 한국정보통신학회논문지 Vol.8 No.7
A real-time processing system for embedded hardware genetic algorithm is suggested. In order to operate basic module of genetic algorithm in parallel, such as selection, crossover, mutation and evaluation, dual processors based architecture is implemented. The system consists of two Xscale processors and two FPGA with evolvable hardware, which enables to process genetic algorithm efficiently by distributing the computational load of hardware genetic algorithm to each processors equally. The hardware genetic algorithm runs on Linux OS and the resulted chromosome is executed on evolvable hardware in FPGA. Furthermore, the suggested architecture can be extended easily for a couple of connected processors in serial, making it accelerate to compute a real-time hardware genetic algorithm. To investigate the effect of proposed approach, performance comparisons is experimented for an typical computation of genetic algorithm. 임베디드 하드웨어 유전자 알고리즘을 위한 실시간 처리 시스템을 설계하였다. 제안된 시스템은 유전자 알고리즘의 기본 모듈인 selection, crossover, 및 mutation과 evaluation을 병행적으로 동작시키기 위해서 이중 프로세서로 구현하였다. 구현된 시스템은 두개의 Xscale 프로세서와 진화 하드웨어가 내장된 FPGA 로 구성되었다. 또한 본 시스템은 유전자 알고리즘의 기본 모듈 수행이 두 개의 프로세서에 자동으로 균등 배분되는 구조를 지니고 있어, 유전자 알고리즘 처리의 효율성을 극대화 할 수 있다. 제안된 임베디드 하드웨어 유전자 알고리즘 처리 시스템은 임베디드 리눅스 운영체제에서 수행되며 진화 하드웨어에서 실시간으로 처리된다. 또한 제안된 이중 프로세서의 각 프로세서 모듈은 동일한 구조로 가지고 있으므로 여러 개의 모듈을 직렬 연결하여 빠른 하드웨어 유전자 알고리즘 실시간 처리에 그대로 사용될 수 있다.