http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
An Efficient Coarse Tuning Scheme for Fast Switching Frequency Synthesizer in PHS Applications
박도진,정성규,김진경,부영건,정지훈,이강윤,Park Do-Jin,Jung Sung-Kyu,Kim Jin-Kyung,Pu Young-Gun,Jung Ji-Hoon,Lee Kang-Yoon The Institute of Electronics and Information Engin 2006 電子工學會論文誌-CI (Computer and Information) Vol.43 No.9
본 논문에서는 PHS 어플리케이션에서 새로운 Coarse Toning 기법을 사용한 빠른 스위칭의 CMOS 주파수 합성기를 기술하였다. 제안한 Coarse Tuning 방법은 Phase Noise와 Lock-Time을 최적화하기 위해 LC-VCO의 적절한 Tuning Capacitances를 선택하는 것이다. 이를 바탕으로 측정된 Lock-Time은 약 $20{\mu}s$ 이고, Phase Noise는 600kHz의 offset에서 -121dBc/Hz이다. 칩은 $0.25{\mu}m$ CMOS 공정으로 제작하였고, 면적은 $0.7mm{\times}2.1mm$ 이다. 소비전력은 2.7V 공급 전압 하에서 54mW 이다. This paper presents a fast switching CMOS frequency synthesizer with a new coarse tuning scheme for PHS applications. The proposed coarse tuning method selects the optimal tuning capacitances of the LC-VCO to optimize the phase noise and the lock-time. The measured lock-time is about $20{\mu}s$ and the phase noise is -121dBc/Hz at 600kHz offset. This chip is fabricated with $0.25{\mu}m$ CMOS technology, and the die area is $0.7mm{\times}2.1mm$. The power consumption is 54mW at 2.7V supply voltage.
0.13㎛ CMOS 공정을 이용한 UWB용 Wide Swing Charge Pump 회로 설계
박도진(Do Jin Park),부영건(Young Gun Pu),고동현(Dong Hyun Ko),이강윤(Kang-Yoon Lee) 대한전자공학회 2007 대한전자공학회 학술대회 Vol.2007 No.11
In this paper, a new circuit is proposed to minimize the charging and discharging current mismatch in PLL charge pump. The proposed circuit has a wide operation voltage range, which ensures its good performance under very low power supply. The circuit has been implemented in an IBM 0.13㎛ CMOS technology with 1.2V power supply. To evaluate the design effectiveness, comparisons have been conducted against other circuits in the literature.
A CMOS Complex Filter with a New Automatic Tuning Method for PHS Application
고동현,박도진,정성규,부영건,이강윤,Ko, Dong-Hyun,Park, Do-Jin,Jung, Sung-Kyu,Pu, Young-Gun,Lee, Kang-Yoon The Institute of Electronics and Information Engin 2007 電子工學會論文誌-CI (Computer and Information) Vol.44 No.10
이 논문에서는 PHS용 new automatic tuning 방법을 가지는 baseband complex bandpass filter를 제안하였다. DC offset 문제를 해결하기 위한 Low_IF 구조로 CMOS로만 집적된 PHS용 수신기를 설계하였다. ACS 특성을 만족시키기 위해 3차 Chebyshev complex filter를 이용하여 baseband를 선택할 수 있는 filter를 설계하였다. 새롭게 제시한 Comer frequency tuning 방법은 공정의 변화에 보상을 해주는 방식이고, MOS 스위치에 의한 노이즈 레벨을 감소시킨다. 이 filter는 CMOS 0.35um 공정이며, 전력소모는 12mW였다. This paper presents a baseband complex bandpass filter for PHS applications with a new automatic tuning method. The full-CMOS PHS transceiver is implemented by adopting the Low-IF architecture to overcome the DCoffset problems. To meet the Adjacent Channel Selectivity (ACS) performance, the 3rd-order Chebyshev complex bandpass filter is designed as the baseband channel-select filter. The new corner frequency tuning method is proposed to compensate the process variation. This method can reduce the noise level due to MOS switches. The filter was fabricated using a 0.35{\mu}m$ CMOS process, and the power consumption is 12mW.
0.18㎛ 공정을 이용한 저전력 POR(Power-On Reset) 회로 설계
고동현(Dong-Hyun Ko),박도진(Do-Jin Park),부영건(Young-Gun Pu),이강윤(Kang-Yoon Lee) 대한전자공학회 2007 대한전자공학회 학술대회 Vol.2007 No.11
집적회로의 공급 전압은 저 전력 시스템의 개발을 위해 낮아지고 있는 추세다. Chip의 집적도가 증가 할수록 보다 많은 기능들이 추가된다. 어느 특별한 Block들은 전원이 켜지거나 Power-saving mode에서 recovering 될 때 정확한 동작을 하기 위해서 초기 값이 지정되어야 한다. 본 논문에서는 POR의 오동작을 줄일 수 있는 방법과 전압변화에 민감함을 줄일 수 있는 방법에 대해서 기술 하였다. 공정은 0.18㎛ 1poly 6metal 공정을 사용하여 제작 되었으며, 152㎛ × 160㎛의 size로 구현되었다.