Plasma를 이용한 세정액의 활성화와 시료 표면의 탄성계수 및 강도 변화에 대한 연구

김수인,김현우,노성철,윤덕진,장홍준,이종림,이창우,Kim, Soo-In,Kim, Hyun-Woo,Noh, Seong-Cheol,Yoon, Duk-Jin,Chang, Hong-Jun,Lee, Jong-Rim,Lee, Chang-Woo 한국진공학회 2009 Applied Science and Convergence Technology Vol.18 No.2

현대의 반도체 산업에서 공정 중 가장 큰 비중을 차지하며, 가장 많은 자본과 인력을 소비하는 것이 바로 세정 공정이다. 세정공정은 소자의 작동에 영향을 미치고 기능을 저하시킬 수 있는 이물질 입자들을 제거하는 것이다. 특히 소자를 식각하기 위한 Photoresist(PR) 과정이 끝날 때마다 항상 세정 과정이 포함되어야 했다. 또한, Photoresist(PR) 공정 중 생성된 HDI-PR(high dose implanted photoresist)은 세정 과정에서 제거가 힘들기 때문에 현대의 고밀도 집적회로 세정 공정에서는 건식 세정과 습식 세정을 혼용하여 여러 단계의 세정 공정을 거치게 된다. 이 논문에서는 기존 플라즈마 방식으로 대표되는 건식 세정과 약액으로 대표되는 습식 세정을 동시에 사용하는 방식을 사용하여 약액활성화 방법(Plasma Liquid-Vapor Activation; PLVA)을 제안하여 실험을 실시하였고 HDI-PR을 활성화된 용액에 담근 후 Nano-Indenter를 이용하여 표면강도와 탄성계수를 측정했다. Nano-indenter는 특정한 기하학적 형태를 가지는 Tip을 표면에 압입한 후 압입하중과 압입깊이를 측정함으로서 시료의 표면강도와 탄성계수를 측정하였다. 그 결과 plasma로 활성화된 PR stripper 용액으로 strip한 후의 시료의 표면 강도가 크게 줄어든 것을 확인하였다. 이는 이후 물리적 표면 세정 공정을 후 공정으로 사용한다면 보다 효율적인 HDI-PR을 제거할 수 있을 것으로 사료된다. In the modem semiconductor industry, the progress that consumes the most capital and labor is cleansing process. Cleansing process is to remove impurities that can affect the operation of the device and deteriorate its function. Especially, Photoresist (PR) progress that etches the device always requires cleansing at the end of the progress. Also, HDI-PR (High-Dose Ion-implanted Photoresist) created from PR progress is difficult to remove. Thus, in modem IC cleansing, many steps of cleansing are used, including dry and wet cleansing. In this paper, we suggested to combine existing dry-cleansing and wet-cleansing, each represented by plasma cleansing and stripper solution, as Plasma Liquid-Vapor Activation (PLVA). This PLVA method enhances the effect of existing cleansing solution, and decreases the amount of solution and time required to strip. We stripped HDI-PR by activated solution and measured surface hardness and Young's modulus by Nano-indenter. Nano-indenter is the equipment that determines the hardness and the modulus of elasticity by indenting nano-sized tip with specific shape into the surface and measuring weight and z-axis displacement. We measured the change of surface hardness and Young's modulus before and after the cleansing. As a result, we found out that the surface hardness of the sample sharply decreased after the cleansing by plasma-activated PR stripper solution. It can be considered that if physical surface-cleansing process is inserted after this, more effective elimination of HDI-PR is possible.

나노트라이볼로지 분석을 이용한 W-N 나노박막의 표면 물성 연구

김수인,이규영,김주영,이창우,Kim, Soo-In,Lee, Kyu-Young,Kim, Joo-Young,Lee, Chang-Woo 한국진공학회 2011 Applied Science and Convergence Technology Vol.20 No.6

최근 연구 중인 소자들의 크기가 점차 나노 크기를 가짐에 따라서 나노 영역에 대한 물성 분석 연구의 필요성이 대두되고 있다. 특히 나노 크기를 가지는 소자에 대한 기계적 특성은 기존의 마이크로 이상의 소자와는 다른 특성을 보이는 것으로 보고되고 있다. 그러나 이러한 나노 크기에 대한 연구에서 대부분을 차지하는 분광학적, 전기적 방법은 측정 영역 한계와 일정 깊이에 대한 평균적인 정보를 제공하게 된다. 본 연구에서는 나노트라이볼로지 분석의 대표적인 Nano-indenter 분석을 통하여 박막의 수 혹은 수십 나노 미만의 영역과 깊이에 대한 물리적 및 기계적 물성을 연구하였고, Scanning Probe Microscopy를 이용하여 시료 표면 형상을 분석하였으며, 이를 기반으로 수십 나노 이하 두께를 가지는 W-N 확산방지막에 대한 연구를 실시하였다. 연구 결과에 의하면, 박막의 표면 나노강도는 증착 중 질소 유량에 따라서 57.67 GPa에서 9.1 GPa로 급격한 감소가 나타내었고, 또한 탄성계수 역시 575.53 GPa에서 178.1 GPa로 감소되는 것을 확인하였다. Recently, the size of currently-researched components and devices reduces nano-scale. Thus, it is important and emphasizes the analyses of physical properties in nano scale. Especially, the mechanical properties are not over micro-scale components but nano-scale components with different characteristics that has been reported. However, most analytical methods for currently studying in nano-scale are related to spectroscopy and electronics, affected the limitation of viewing size that these methods give only average information. In this research, the representative nanotribology analyses, nano-indenter study the physical and mechanical properties of W-N thin film for nano region and nano depth within nano-scale that the thickness of W-N diffusion barrier has less than tens of nanometers. The Scanning probe microscopy (SPM) study the surface image. From these results, the hardness of W-N thin film underneath the nano-surface decreased from 57.67 GPa to 9.1 GPa according to the increase of nitrogen gas flow. The elastic modulus of W-N thin film underneath the nano-surface also decreased from 575.53 GPa to 178.1 GPa.

W-C-N 확산방지막의 전자거동(ElectroMigration) 특성과 표면 강도(Surface Hardness) 특성 연구

김수인,김창성,이재윤,박준,노재규,안찬근,오찬우,함동식,황영주,유경환,이창우,Kim, Soo-In,Hwang, Young-Joo,Ham, Dong-Shik,Nho, Jae-Kue,Lee, Jae-Yun,Park, Jun,Ahn, Chan-Goen,Kim, Chang-Seong,Oh, Chan-Woo,Yoo, Kyeng-Hwan,Lee, Chang-Woo 한국진공학회 2009 Applied Science and Convergence Technology Vol.18 No.3

Copper is known as a replacement for aluminum wire which is used for semiconductor. Because specific resistance of Cu ($1.67{\mu}{\Omega}$-cm) is lower than that of Al ($2.66{\mu}{\Omega}$-cm), Cu reduce RC delay time. Although melting point of Cu($1085^{\circ}C$) is higher than melting point of Al, Cu have characteristic to easily react with Silicon(Si) in low temperature, and it isn't good at adhesive strength with Si. For above these reason, research of diffusion barrier to prevent reaction between Cu and Si and to raise adhesive strength is steadily advanced. Our study group have researched on W-C-N (tungsten-carbon-nitrogen) Diffusion barrier for preventing diffusion of Cu through semiconductor. By recent studies, It's reported that W-C-N diffusion barrier can even precent Cu and Si diffusing effectively at high temperature. In this treatise, we vaporized different proportion of N into diffusion barrier to research Cu's Electromigration based on the results and studied surface hardness in the heat process using nano scale indentation system. We gain that diffusion barrier containing nitrogen is more stable for Cu's electromigration and has stronger surface hardness in heat treatment process. 반도체 공정에서 기존 금속배선으로 사용되던 Al을 대체하여 사용되는 금속배선으로는 Cu가 그 대안으로 인식되고 있다. 이는 비저항값이 Al ($2.66{\mu}{\Omega}$-cm)보다 Cu ($1.67{\mu}{\Omega}$-cm)가 더 작아 RC 지연 시간 (RC delay time)을 극복하기 때문이다. 그러나 Cu의 녹는점은 $1085^{\circ}C$로 높지만 저온에서 쉽게 Si기판과 반응하는 특성을 가지고 있고, 또한 Si과의 접착력이 좋이 않는 것으로 알려져 있다. 이러한 이유로 Cu와 Si과의 반응을 방지하고 접착력을 높이기 위하여 확산방지막의 연구가 꾸준히 진행되고 있다. 본 연구그룹에서는 Cu의 확산을 방지하기 위하여 W-C-N의 확산방지막에 대하여 연구하여 왔다. 지금까지 보고된 연구 결과에 의하면 W-C-N (tungsten-carbon-nitrogen) 확산방지막은 고온에서도 Cu와 Si과의 확산을 효과적으로 방지하는 것으로 보고되었다. 이 논문에서는 W-C-N 확산방지막에 질소(N) 비율을 다르게 증착하여 지금까지 진행한 연구 결과를 기반으로 새로이 Cu의 전자거동현상(Electromigration)에 대하여 연구하였고, 고온 열처리 과정에서 박막의 표면강도 (Surface hardness)를 Nano-Indenter system을 이용하여 연구하였다. 이러한 연구를 통하여 박막내 질소가 포함된 W-C-N 확산방지막이 Cu의 전자거동에 더 안정적이며, 고온 열처리 과정에서도 표면 강도가 더 안정한 연구 결과를 획득하였다.

Nanotribology를 이용한 PMMA 박막의 Hardness와 Elastic Modulus 특성 연구

김수인,김현우,노성철,윤덕진,장홍준,이종림,이창우,Kim, Soo-In,Kim, Hyun-Woo,Noh, Seong-Cheol,Yoon, Duk-Jin,Chang, Hong-Jun,Lee, Jong-Rim,Lee, Chang-Woo 한국진공학회 2009 Applied Science and Convergence Technology Vol.18 No.5

현대 반도체 공정에서 일정한 패턴을 생성하기 위하여 리소그래피(Lithography) 공정을 이용하고 있으나 선폭의 감소로 인하여 기존 UV를 이용한 PR(Photoresist) 이외에 e-beam을 이용한 PMMA(Polymethyl methacrylate) 리소그래피에 대한 관심이 높아지고 있다. 또한 리소그래피에 의하여 생성된 패턴은 이후 세정 공정에서 잔류물을 제거하는 과정에서 패턴 붕괴를 일으키게 되는데 이러한 패턴 붕괴에 대한 방어력은 패턴 형성 물질의 탄성력(Elastic modulus)과 비례하는 것으로 알려져 있다. 이 논문에서 우리는 PMMA의 soft-baking 이후 Hardness(H)와 Elastic modulus(Er)의 변화를 압입력을 25 uN에서 8,500 uN으로 134.52 uN 간격으로 증가시키며 측정하였다. 또한 이 실험에서 Hardness(H)와 Elastic modulus(Er)는 Hysitron사의 Triboindenter를 이용하여 측정하였고 압입팁은 Berkovich 팁을 사용하였다. In the modern semiconductor industry, lithography process is used to construct specific patterns. However, due to the decreasing of line width, these days, more and more researchers are interested in PMMA(Poly Methyl Methacrylate) lithography by using e-beam instead of the prior method, PR(Photoresist) lithography by using UV(Ultra-Violet). Additionally, the patterns constructed by lithography are collapsed during the process of cleansing remnants and the resistance against the breakdown of the patterns is known to be proportional to the elastic modulus of pattern-constructing materials. In this research, we measured the change of hardness and elastic modulus of PMMA film surface according to the change of time spent to soft-bake the PMMA film. During the measurement, we controlled the tip pressure from $25{\mu}N$ to $8,500{\mu}N$ having intervals that are $134.52{\mu}N$. For these measurements, we used the Triboindenter from Hysitron to gauge the hardness and elastic modulus and the tip we used was Berkovich diamond Tip.

IBM 호환 PC에서의 Y2K 문제 해결 방안에 대한 연구

김수인,이재수,박이범,Kim, Soo-In,Lee, Jae-Soo,Park, Lee-Bum 대한전자공학회 1999 電子工學會論文誌-T Vol.t36 No.4

밀레니엄 버그 또는 2000년 연도표기(Century-Year) 문제라고 일컫는 Y2K 문제는 컴퓨터의 연도표기 방법이 두 자리 숫자로 설계되어 있어 2000년 이후의 연도를 인식하지 못해 생기는 문제이다. 이는 PC 하드웨어의 RTC(Real Time Clock) 칩 구조가 날짜와 연동하여 자동으로 세기(Century)정보를 변경할 수 없기 때문에 발생한다. 본 논문에서는 IBM PC 호환기종 RTC의 Y2K 하드웨어 문제를 분석하고, Y2K 하드웨어 문제를 해결하기 위하여 PC에 장착할 수 있는 별도의 Y2K 보정 보드를 제작하였다. 그리고 여러 종류의 국내, 외 Y2K 진단 프로그램으로 점검한 결과 Y2K 문제가 발생했던 PC들이 RTC 보정보드 장착 후에는 모두 문제가 없는 것으로 나타나 이를 IBM PC 호환 기종에서 RTC의 Y2K 하드웨어 문제 해결 방안으로 제시하고자 한다. The Y2K bug, what is called "millennium bug" or "2000 year bug", take place because the year after 2000 year is not recognize as the year marking method of the computer designed for take up two-digit number. This takes place because the RTC chip architecture of PC can not change the century information to the operating together with date. In this paper, we make an analysis about Y2K hardware bug of RTC in the IBM compatible PC, and make a Y2K compensation board in order to solve Y2K hardware bug. And the test results by various Y2K diagnosis program is bug before put in Y2K compensation board, but is not bug after put in Y2K compensation board. Therefore, we suggest a solution method for Y2K hardware bug of RTC in the IBM compatible PC.

PLVA 방법을 활용한 PR Stripper의 성능 향상과 HDI-PR 표면의 내력 변화 연구

김수인,이창우,Kim, Soo-In,Lee, Chang-Woo 한국진공학회 2008 Applied Science and Convergence Technology Vol.17 No.6

반도체 공정에서 가장 많은 시간과 비용을 차지하는 공정 중 하나는 Photoresist strip 공정이다. 따라서 보다 빠르게 PR의 strip 공정을 단축하기 위한 연구가 계속 진행중에 있다. 하지만 기존 사용중인 strip용액을 대체하기 위한 물질을 찾는 것은 많은 비용을 수반한다. 본 연구에서는 PR의 strip 시간을 최대한 단축시키고 PR strip 잔여물의 빠른 제거를 위하여 기존 공정에서 사용 중인 strip 약액을 플라즈마에 의하여 활성화하는 방법(Plasma Liquid-Vapor Activation: PLVA)으로 PR strip 시간을 최대한 줄이는 방법에 대한 연구를 진행하였으며, 활성화된 strip용액이 더욱 빠른 strip율 성능을 나타내는 것을 확인하였다. 또한 PR strip에서 이온에 의한 영향을 받은 HDI-PR (high dose implanted photoresist)은 기존 strip용액으로 제거가 불가능하였다. 하지만 본 연구에서 제시한 PLVA 방법으로 활성화된 용액에서는 그 가능성을 확인하였고, 이러한 PLVA방법에 대한 물리적 연구를 위하여 HDI-PR 표면 내력의 변화를 측정하였다. 그 결과 PLVA 처리 전 후 HDI-PR의 표면 내력에 큰 변화를 확인하였다. At the semiconductor industry, Photoresist(PR) strip progress has high cost and time consuming process. Accordingly, many research group have been focused on the shortening of the PR strip progress. But the replacements of newly developed materials rather than normally used strip have accompanied by cost consumption. Therefore, we suggested the Plasma Liquid-Vapor Activation (PLVA) method of general PR strip solution for saving the PR strip time and the high strip rate of PR residue. The PLVA method was very effective for PR strip progress. Also, the ion damaged PR(high dose implanted photoresist: HDI-PR) was almost impossible to strip. However, it was very difficult to characterize the change of chemical composition of HDI-PR between with and without PLVA method. Thus, physical properties of HDI-PR surface with and without PLVA method were measured by using the nano-indenter system.

플라즈마 약액 활성화 방법을 이용한 Photoresist strip 가속화 연구

김수인,이창우,Kim, Soo-In,Lee, Chang-Woo 한국진공학회 2008 Applied Science and Convergence Technology Vol.17 No.2

반도체 소자 집적도의 비약적인 발전으로 인하여 반도체 공정은 더욱 다층화 되어가고 있다. 이러한 다층화 공정에서는 필수적으로 여러 단계의 패턴을 형성하기 위하여 Photoresist(PR)를 이용한 식각 공정을 사용하게 된다. 이러한 식각 공정에서 다단계 식각 공정으로 인한 공정시간 증가와 식각 후 남은 잔여 PR residue는 초고집적화된 현 반도체 산업에서는 소자에 치명적인 문제를 발생시킨다. 따라서 본 연구에서는 기존 PR strip 용액을 플라즈마에 의하여 액체 상태로 활성화하여 기존의 건식세정법과 습식세정법을 동시에 사용하여 PR을 효과적으로 제거하기 위한 방법을 연구하였다. 플라즈마에 의하여 약액을 활성화하기 위하여 먼저 플라즈마 약액활성화를 위한 장치를 simulation하여 실험 장치에서 균일한 gas흐름을 확인하였다. 이후 플라즈마의 세기를 0V에서 100V까지 증가시켜 약액을 활성화한 후 PR을 strip하여 각 플라즈마 세기에서의 식각률을 조사하였으며 80V에서 가장 빠른 식각률을 나타났다. 또한 0V와 80V의 Dilution에 대한 영향을 확인하였으며 약액을 Dilution 후에도 식각률은 더욱 향상됨을 확인할 수 있었다. 이러한 세정 시간의 단축은 여러 단계의 식각 공정 시간을 단축하여 반도체 공정에서 소자 생산을 위한 시간을 단축하게 된다. 또한 각 세정공정마다 증가한 세정 공정으로 인하여 세정액의 사용이 많아져 세정액 폐수로 인한 환경문제가 심각해지고 있다. 세정 약액 활성화 방법을 사용함으로써 세정액의 절감효과가 나타난다. As the integration in semiconductor display develops, semiconductor process becomes multilayer. In order to form several layer patterns, etching process which uses photoresistor (PR) must be performed in multilayer process. Repeated etching processes which take long time and PR residue cause mortal problems in semiconductor. To overcome such problems, we studied about the solution which eliminates PR effectively by using normal dry and wet etching method using plasma activated PR strip solvent in liquid condition. At first, we simulate the device which activates the plasma and make sure whether gas flow in device is uniform or not. Under activated plasma, etching effect is elevated. This improvement reduces etching time as well as display production time of semiconductor process. Generally, increasing etching process increases environmental hazards. Reducing etching process can save the etchant and protect environment as well.

나노인덴터 압입팁의 특성에 따른 표면 이미지 오차 연구

김수인,이찬미,이창우,Kim, Soo-In,Lee, Chan-Mi,Lee, Chang-Woo 한국진공학회 2009 Applied Science and Convergence Technology Vol.18 No.5

선폭의 감소와 소자 집적도의 증가로 인하여 향후 현재 사용되고 있는 탑-다운(Top-down) 생산방식에서 바텀-업(Bottomup) 방식의 소자 생산이 예상되고 있으며, 이와 관련된 연구가 활발히 진행 중에 있다. 대표적으로 나노와이어(Nanowire)와 나노벨트(Nanobelt)를 이용한 소자 개발이 한 대안이며, 이러한 소자 개발을 위해 물질의 물성 특성 연구를 위하여 나노인덴터를 이용한 물성 연구가 진행 중이다. 특히 나노인덴터는 나노 크기의 구조물에 대한 연구를 위하여 부가적으로 원자힘현미경(AFM; atomic force microscope) 기능을 제공하며, 이를 통하여 얻어진 표면 이미지를 이용하여 나노 구조물의 정확한 위치에 대한 물성 정보를 제공하게 된다. 그러나 나노인덴터에서 사용되는 팁(tip)은 기존의 원자현미경에서 사용되는 팁에 비하여 상대적 크기가 상당히 큰 특징이 있어 나노인덴터에 의한 표면 이미지에는 상당한 오차가 발생하게 된다. 따라서 본 연구에서는 나노인덴터에서 대표적으로 사용되는 50nm 벌코비치 팁(Berkovich tip)과 1um $90^{\circ}$ 원뿔형 팁(Conical tip)을 이용하였으며, 각 팁에 대한 표면 특성을 확인하기 위하여 박막 표면을 각 팁으로 압입하여 압입 후 표면 영상과 압입 깊이를 통하여 팁의 특성을 확인하였다. 이후 나노인덴터를 이용하여 100nm급 나노 구조물에서 표면 주사를 실시하여 획득된 이미지와 기존 원자현미경을 이용한 표면 이미지를 비교하여 오차를 획득하였다. 또한 각 팁의 외형으로 이론적으로 계산된 오차와 비교하였다. Due to the decrease of line width and increase of the integration level of the device, it is expected that 'Bottom-up' method will replace currently used 'Top-down' method. Researches about 'Bottom-up' device production such as Nanowires and Nanobelts are widely held on. To utilize these technologies in devices, properties of matter should be exactly measured. Nano-indenters are used to measure the properties of nano-scale structures. Additionally, Nano-indenters provide AFM(Atomic Force Microscopy) function to get the image of the surface and get physical properties for exact position of nano-structure using this image. However, nano-indenter tips have relatively much bigger size than ordinary AFM probes, there occurs considerable error in surface image by Nano-Indenter. Accordingly, this research used 50nm Berkovich tip and 1um $90^{\circ}$ Conical tip, which are commonly used in Nano-Indenter. To find out the surface characteristics for each kind of tip, we indented the surface of thin layer by each tip and compared surface image and indentation depth. Then, we got image of 100nm-size structure by surface scanning using Nano-Indenter and compared it with surface image gained by current AFM technology. We calculated the errors between two images and compared it with theoretical error.

Cu 금속 배선에 적용되는 질소와 탄소를 첨가한 W-C-N 확산방지막의 질소불순물 거동 연구

김수인,이창우,Kim, Soo-In,Lee, Chang-Woo 한국진공학회 2007 Applied Science and Convergence Technology Vol.16 No.5

반도체 기술이 초고집적화 되어감에 따라 미세화공정에 의하여 소자의 크기가 급격히 줄어들고 있으며, 공정에서는 선폭이 크게 줄어드는 추세이다. 또한 박막을 다층으로 제조하여 소자의 집적도를 높이는 것이 중요한 이슈가 되고 있다. 이와 같은 수많은 제조 공정을 거치는 동안, Si 기판과 금속 박막사이에는 확산에 의한 많은 문제점들이 발생되고 있기 때문에, 이러한 금속과 Si 사이의 확산을 방지하는 것이 큰 이슈로 부각되어 왔다. 특히 Cu는 낮은 온도에서도 Si과 확산을 일으켜 Si 기판과 접합에서 확산에 의한 소자 failure 등이 문제로 발생하게 되며, 또한 선폭이 줄어듦에 따라 고열이 발생하여 실리콘으로 spiking이 발생하게 된다. 이를 방지하기 위하여 본 논문에서는 질소와 탄소를 첨가한 3개의 화합물로 구성된 Tungsten-Carbon-Nitrogen (W-C-N) 확산방지막을 사용하였다. 실험은 물리적 기상 증착법(PVD)으로 질소비율을 변화하며 확산방지막을 증착하였고, 이를 여러 가지 온도에서 열처리하여 열적인 안정성에 대한 실험을 실시하였다. 결정구조를 확인하기 위하여 X-ray Diffraction 분석을 통하여 확산방지막의 특성을 연구하였다. In submicron processes, the feature size of ULSI devices is critical, and it is necessary both to reduce the RC time delay for device speed performance and to enable higher current densities without electromigration. In case of contacts between semiconductor and metal in semiconductor devices, it may be very unstable during the thermal annealing process. To prevent these problems, we deposited tungsten carbon nitride (W-C-N) ternary compound thin film as a diffusion barrier for preventing the interdiffusion between metal and semiconductor. The thickness of W-C-N thin film is $1,000{\AA}$ and the process pressure is 7mTorr during the deposition of thin film. In this work we studied the interface effects W-C-N diffusion barrier using the XRD and 4-point probe.

불순물을 주입한 텅스텐(W) 박막의 확산방지 특성과 박막의 물성 특성연구

김수인,이창우,Kim, Soo-In,Lee, Chang-Woo 한국진공학회 2008 Applied Science and Convergence Technology Vol.17 No.6

반도체 집적도의 비약적인 발전으로 박막은 더욱 다층화 되고 선폭은 더욱 미세화가 진행되었다. 이러한 악조건에서 소자의 집적도를 계속 향상시키기 위하여 많은 연구가 진행되고 있다. 특히 소자 집적도 향상으로 금속 배선 공정에서는 선폭의 미세화와 배선 길이 증가로 인한 RC지연이 발생하게 되었다. 이를 방지하기 위하여 Al보다 비저항이 작은 Cu를 배선물질로 사용하여야 하며, 또한 일부 공정에서는 이미 사용하고 있다. 그러나 Cu를 금속배선으로 사용하기 위해 해결해야 할 가장 큰 문제점은 저온에서 쉽게 Si기판과 반응하는 문제이다. 현재까지 본 실험실에서는 tungsten (W)을 주 물질로 W-C-N (tungsten- carbon - nitrogen) 확산방지막을 증착하여 연구를 하였으며, $\beta$-ray, XRD, XPS 분석을 통하여 고온에서도 Cu의 확산을 효과적으로 방지한다는 연구 결과를 얻었다. 이 연구에서는 기존 연구에 추가적으로 W-C-N 확산방지막의 표면을 Nano-Indenter System을 이용하여 확산방지막 표면강도 변화를 분석하여 확산방지막의 물성 특성을 연구하였다. 이러한 연구를 통하여 박막내 불순물인 질소가 포함된 박막이 고온 열처리 과정에서 보다 안정적인 표면강도 변화를 나타내는 연구 결과를 얻었으며, 이로부터 박막의 물성 분석을 실시하였다. The miniaturization of device size and multilevel interlayers have been developed by ULSI circuit devices. These submicron processes cause serious problems in conventional metallization due to the solubility of silicon and metal at the interface, such as an increasing contact resistance in the contact hole and interdiffusion between metal and silicon. Therefore it is necessary to implement a barrier layer between Si and metal. Thus, the size of multilevel interconnection of ULSI devices is critical metallization schemes, and it is necessary reduce the RC time delay for device speed performance. So it is tendency to study the Cu metallization for interconnect of semiconductor processes. However, at the submicron process the interaction between Si and Cu is so strong and detrimental to the electrical performance of Si even at temperatures below $200^{\circ}C$. Thus, we suggest the tungsten-carbon-nitrogen (W-C-N) thin film for Cu diffusion barrier characterized by nano scale indentation system. Nano-indentation system was proposed as an in-situ and nanometer-order local stress analysis technique.