Mechanism of Threshold Voltage Widening in Sub-30 nm MLC NAND FLASH Cells after Erase/Write Cycling

최득성,박성계 한국물리학회 2011 THE JOURNAL OF THE KOREAN PHYSICAL SOCIETY Vol.59 No.4

From the investigation of endurance failures in sub-30 nm multi-level NAND flash cells, we observe that the threshold voltage (V_(TH)) distribution of the lowest state cells has the broadest dispersion leading to failures after Elase/Write (E/W) cycling. This is due to the combined effect of trapped charges in tunnel oxide on cell junction region and cross coupling between a victim cell and neighbor cells. The trapped charges in gate edge generated during E/W cycling induce cell V_(TH) shift by causing the depletion of junction, and neighbor cells have the larger V_(TH) due to victim cells coupling.

멀티 레벨 낸드 플레쉬 메모리에서 주변 셀 상태에 따른 데이터 유지 특성에 대한 연구

최득성,최성운,박성계,Choi, Deuk-Sung,Choi, Sung-Un,Park, Sung-Kye 대한전자공학회 2013 전자공학회논문지 Vol.50 No.6

멀티 레벨 낸드 플레쉬 메모리에서 주위 셀의 문턱 전압상태에 따른 데이터 유지 특성을 연구하였다. 열을 가해 셀의 데이터 보전특성을 판정하는 열적 열하 특성에서 주목하는 셀의 문턱 전압이 변화하는데 문턱전압의 변화는 선택된 셀 주위에 있는 셀들이 가장 낮은 문턱 전압 상태로 있는 셀들의 수가 많을수록 커진다. 그 이유는 전하의 손실이 이루어지는 낸드 플레쉬 셀의 본질적인 특성 뿐 아니라, 주위 셀 사이의 측면 전계 때문이다. 전계에 대한 모사 결과로부터 전계의 증가 현상을 발견할 수 있고, 이로 인한 전하의 손실이 소자 스케일 다운에 따라 더 증가함을 알 수 있다. The data retention characteristics depending on neighbor cell's threshold voltage (Vt) in a multilevel NAND flash memory is studied. It is found that a Vt shift (${\Delta}Vt$) of the noted cell during a thermal retention test is increased as the number of erase-state (lowest Vt state) cells surrounding the noted cell increases. It is because a charge loss from a floating gate is originated from not only intrinsic mechanism but also lateral electric field between the neighboring cells. From the electric field simulation, we can find that the electric field is increased and it results in the increased charge loss as the device is scaled down.

DRAM 소자의 PCT 신뢰성 측정 후 비정상 AlXOY 층 형성에 의해 발생된 불량 연구

최득성,정승현,최채형 한국마이크로전자및패키징학회 2018 마이크로전자 및 패키징학회지 Vol.25 No.3

This research scrutinizes the reason of failure after pressure cooker test (PCT) for DRAM device. We use the physical inspecting tools, such as microscope, SEM and TEM, and finally find the discolor phenomenon, corrosion of Al and delamination of inter-metal dielectric (IMD) in the failed devices after PCT. Furthermore, we discover the abnormal AlXOY layer on Al through the careful additional measurements. To find the reason, we evaluate the effect of package ball size and pinhole in passivation layer. Unfortunately, those aren`t related to the problems. We also estimate halide effect of Al. The halogens such like Cl are contained within EMC material. Those result in the slight improving of PCT characteristics but do not perfectly solve the problems. We make a hypothesis of Galvanic corrosion. We can find the residue of Ti at the edge of pad open area. We can see the improving the PCT characteristics by the time split of repair etch. The possible mechanism of the PCT failure can be deduced as such following sequence of reactions. The remained Ti reacts on the pad Al by Galvanic corrosion. The ionized Al is easily react with the H2O supplied under PCT environment, and finally transfers to the abnormal AlXOY layer. 본 연구에서는 DRAM 소자의 Pressure Cooker Test (PCT) 신뢰성 평가 후 발생한 불량 원인에 대한 연구를진행하였다. 불량 시료의 물리적 관측 결과 변색, Al의 부식 및 손실, 그리고 금속 간 중간 절연막 박리 등이 관측되었다. 추가 물리적 화학적 분석 결과 비정상적인 물질인 AlXOY 층을 발견하였다. 불량 원인을 파악 하기 위해 package ball 크기 실험 및 보호막 pin hole 등의 연관성 실험을 진행하였으나 원인으로 판명되지 않았다. 또한 EMC 물질에 포함되어 있는 Cl에 의한 Al 할로겐화 평가를 진행하였다. 진행 결과 약간의 개선 효과를 보였지만 완벽한 문제 해결을 이루어 내지못했다. Galvanic corrosion 가능성 가설을 세웠고, 면밀한 분석 결과 pad open 지역에서 Ti 잔존물을 발견할 수 있었다. 검증 실험으로 repair 식각 분리 실험을 진행하여 개선 효과를 보았다. 개선 된 조건에서 PCT 신뢰성 기준치를 만족 하는 결과를 얻었다. 금번 PCT 불량 메카니즘은 다음과 같이 설명할 수 있다. 공정 repair etch시 Ti 잔류물이 남아 Galvanic 메커니즘에 의해 Al이 이온화 된다. 이온화 된 Al이 후속 PCT 신뢰성 측정 시 H2O와 반응하여 비 정상 물질인 AlXOY 를 생성하였다.

DRAM 집적공정 응용을 위한 전기도금법 증착 구리 박막의 자기 열처리 특성 연구

최득성,정승현 한국마이크로전자및패키징학회 2018 마이크로전자 및 패키징학회지 Vol.25 No.3

This research scrutinizes the self-annealing characteristics of copper used to metal interconnection for application of DRAM fabrication process. As the time goes after the copper deposited, the grain of copper is growing. It is called self-annealing. We use the electroplating method for copper deposition and estimate two kinds of electroplating chemicals having different organic additives. As the time of self-annealing is elapsed, sheet resistance decreases with logarithmic dependence of time and is finally saturated. The improvement of sheet resistance is approximately 20%. The saturation time of experimental sample is shorter than that of reference sample. We can find that self-annealing is highly efficient in grain growth of copper through the measurement of TEM analysis. The structure of copper grain is similar to the bamboo type useful for current flow. The results of thermal excursion characteristics show that the reliability of self-annealed sample is better than that of sample annealed at higher temperature. The self-annealed sample is not contained in hillock. The self-annealed samples grow until 2 μm and develop in [100] direction more favorable for reliability. 본 연구에서는 DRAM 제조 집적공정의 금속배선으로 사용하는 구리의 자기 열처리(self-annealing) 후 박막특성 변화에 대한 연구를 진행하였다. 구리를 증착하고 상온에서 시간이 경과하면 구리가 성장하여 결정체 크기 변화가생기는데 이를 자기 열처리라고 부른다. 구리 금속의 증착은 전기 도금법(electroplating)을 사용하였다. 구리 도금액으로유기 첨가물이 다른 두 가지 시료인 기준 도금액과 평가 도금액 두 용액에 대해 평가 하였다. 자기 열처리 시간이 경과함에 따라 시간에 대해 면 저항 값의 변화가 없는 영역과 이후 급격하게 떨어지는 구간으로 나누어지고 최종적으로 포화면 저항 값을 보인다. 최종적인 면 저항 값은 초기 값 대비 20% 개선 효과를 보인다. 평가 전해액의 자기 열처리 효과가기준 용액 대비 더 빠른 시간 안에 이루어졌는데 이는 유기 첨가물의 차이 때문이다. 개선의 효과 분석으로 TEM 장비를이용하여 결정체 변화를 관찰하였고 자기 열처리 공정에 의해 효과적인 결정체 성장이 이루어졌음을 발견했다. 또한 단면 TEM 측정 결과 자기 열처리 된 시료는 전류 방향으로의 결정체 경계면 숫자가 줄어드는 bamboo 구조를 보인다. 열적 열하 특성(thermal excursion characteristics) 측정 결과 고온 열처리 대비 자기 열처리 시료가 hillock 특성이 보이지않고 이는 박막의 신뢰성 특성을 향상 시킨다. Electron backscattered diffraction (EBSD) 측정 결과 결정체가 2 μm까지성장한 결정체를 관찰하였고 스트레스에 의한 void를 억제하는데 유리한 (100) 면 비중이 증가하는 방향으로 결정체 성장이 이루어짐을 알 수 있다.

Fluorine Effects on NMOS Characteristics and DRAM Refresh

최득성 대한전자공학회 2012 Journal of semiconductor technology and science Vol.12 No.1

We observed that in chemical vapor deposition (CVD) tungsten silicide (WSix) poly gate scheme, the gate oxide thickness decreases as gate length is reduced, and it intensifies the roll-off properties of transistor. This is because the fluorine diffuses laterally from WSix to the gate sidewall oxide in addition to its vertical diffusion to the gate oxide during gate re-oxidation process. When the channel length is very small, the gate oxide thickness is further reduced due to a relative increase of the lateral diffusion than the vertical diffusion. In DRAM cells where the channel length is extremely small, we found the thinned gate oxide is a main cause of poor retention time.

텅스텐 실리사이드 듀얼 폴리게이트 구조에서 CMOS 트랜지스터에 미치는 플로린 효과

최득성(Deuk-Sung Choi),정승현(Seung-Hyun Jeong),최강식(Kang-Sik Choi) 대한전자공학회 2014 전자공학회논문지 Vol.51 No.3

화학기상증착의 텅스텐 실리사이드 듀얼 폴리 게이트 구조에서 플로린이 게이트 산화막에 미치는 영향을 전기적 물리적 측정 방법을 사용하여 연구하였다. 플로린을 많이 함유한 텅스텐 실리사이드 NMOS 트랜지스터에서 채널길이가 감소함에 따라 게이트 산화막 두께는 감소하여 트랜지스터의 롤업(roll-off) 특성이 심화된다. 이는 게이트 재 산화막 열처리 공정에 의해 수직방향으로의 플로린 확산과 더불어 수평방향인 게이트 측면 산화막으로의 플로린 확산에 기인한다. 채널길이가 짧아질수록 플로린의 측면방향 확산거리가 작아져 수평방향 플로린 확산이 증가하고 그 결과 게이트 산화막의 두께는 감소하게 된다. 반면에 PMOS 트랜지스터에서는 P형 폴리를 만들기 위한 높은 농도의 붕소가 플로린의 게이트 산화막으로의 확산을 억제하여 채널길이에 따른 산화막 두께 변화 특성이 보이지 않는다. In chemical vapor deposition(CVD) tungsten silicide(WSix) dual poly gate(DPG) scheme, we observed the fluorine effects on gate oxide using the electrical and physical measurements. It is found that in fluorine-rich WSix NMOS transistors, the gate thickness decreases as gate length is reduced, and it intensifies the roll-off properties of transistor. This is because the fluorine diffuses laterally from WSix to the gate sidewall oxide in addition to its vertical diffusion to the gate oxide during gate re-oxidation process. When the channel length is very small, the gate oxide thickness is further reduced due to a relative increase of the lateral diffusion than the vertical diffusion. In PMOS transistors, it is observed that boron of background dopoing in p+ poly retards fluorine diffusion into the gate oxide. Thus, it is suppressed the fluorine effects on gate oxide thickness with the channel length dependency

삼각형 모양의 출력 전류 모형을 이용한 CMOS 인버터 지연 모사

최득성(Deuk-Sung Choi) 대한전자공학회 2011 電子工學會論文誌 IE (Industry electronics) Vol.48 No.3

본 연구는 submicrometer CMOS 인버터의 신호 전달 지연에 대한 모사로서 출력 전류 파형을 삼각형 모양으로 근사하고 두 개의 실험적 변수를 사용하여 구현 하였다. 본 모사의 결과는 HSPICE 결과와 매우 부합된 결과를 보인다. 모델의 시뮬레이션 결과 인버터 지연 값과 jitter의 최대 오류치는 각각 0.6%와 2.8% 이하의 결과를 보인다. 앞선 연구자들의 결과와 비교해 볼 때 본 연구의 모사는 작은 동작 전압에서 더 나은 결과를 보이는 특성을 가지고 있다. 이러한 모사의 결과를 실험적으로 증명하기 위해 인버터 체인을 제작 하였고 인버터 지연과 jitter 특성을 평가하였다. 제작된 시료의 결과는 새로운 모델과 매우 근사한 값을 보인다. In this paper, we develop an analytical expression for the propagation delay of submicrometer CMOS inverter using the triangle-shaped waveform of output current and two fitting parameters. Our model shows that simulation results are well in accordance with HSPICE results. Maximum simulation errors of total inverter delay and jitter are below 0.6% and 2.8%, respectively. Comparing with previous researches, the new model has better fittering characteristics in the range of low operating voltage. We also have fabricated the inverters with ten chains and estimated inverter delay and jitter characteristics. The results show that the values of delay and jitter in the fabricated samples come close to the values of those in the new model.

멀티 레벨 낸드 플레쉬 메모리에서 주변 셀 상태에 따른 데이터 유지 특성에 대한 연구

최득성(Deuk-Sung Choi),최성운(Sung-Un Choi),박성계(Sung-Kye Park) 대한전자공학회 2013 전자공학회논문지 Vol.50 No.4

멀티 레벨 낸드 플레쉬 메모리에서 주위 셀의 문턱 전압상태에 따른 데이터 유지 특성을 연구하였다. 열을 가해 셀의 데이터 보전특성을 판정하는 열적 열하 특성에서 주목하는 셀의 문턱 전압이 변화하는데 문턱전압의 변화는 선택된 셀 주위에 있는 셀들이 가장 낮은 문턱 전압 상태로 있는 셀들의 수가 많을수록 커진다. 그 이유는 전하의 손실이 이루어지는 낸드 플레쉬셀의 본질적인 특성 뿐 아니라, 주위 셀 사이의 측면 전계 때문이다. 전계에 대한 모사 결과로부터 전계의 증가 현상을 발견할 수 있고, 이로 인한 전하의 손실이 소자 스케일 다운에 따라 더 증가함을 알 수 있다. The data retention characteristics depending on neighbor cell"s threshold voltage (Vt) in a multilevel NAND flash memory is studied. It is found that a Vt shift (△Vt) of the noted cell during a thermal retention test is increased as the number of erase-state (lowest Vt state) cells surrounding the noted cell increases. It is because a charge loss from a floating gate is originated from not only intrinsic mechanism but also lateral electric field between the neighboring cells. From the electric field simulation, we can find that the electric field is increased and it results in the increased charge loss as the device is scaled down.

3차원 낸드 플레쉬에서 타원형 GAA SONOS 셀의 프로그램과 삭제 특성 연구

최득성(Deuk-Sung Choi),이승희(Seung-Heui Lee),박성계(Sung-Kye Park) 대한전자공학회 2013 전자공학회논문지 Vol.50 No.11

본 논문은 소노스(SONOS) 형태의 타원형 게이트 올 어라운드(GAA) 구조를 갖는 플레쉬 셀의 프로그램과 삭제 특성을 채널의 이심률 변화에 대해 연구 하였다. 타원형 GAA SONOS 셀의 쓰기와 삭제에 대한 해석적 모델을 제안하고 평가하였다. 점진적 계단형 펄스 프로그램(ISPP)시 타원의 이심률이 증가할수록 인가 전압에 대해 문턱전압이 비선형적으로 변화한다. 이는 2차원 소노스 구조나 원형 3차원 GAA 구조에서 선형적 특성을 보이는 것과는 매우 다른 모습이다. ISPP 특성에 대한 모사의 결과는 실험적 결과와 잘 부합됨을 발견할 수 있다. Program and erase characteristics of the elliptic gate all around (e-GAA) SONOS cell have been studied as the variation of eccentricity of the channel. An analytic program and erase model for the elliptic GAA SONOS cell is proposed and evaluated. The model shows that the ISPP (incremental-step-pulse programming) property is changed non-linearly as the eccentricity of the e-GAA SONOS cell is increased. It is differently from the well known linear relationship for that of 2D SONOS and even 3D circular SONOS cell with program bias. We can find that the simulation results of ISPP characteristics are in accord with the experimental data.

원칩 마이컴을 이용한 대용량 입력 인터페이스 시스템의 개발

박주태,최득성,정승현,Park, Ju-Tae,Choi, Duck-sung,Jeong, Seung-Hyun 한국정보통신학회 2016 한국정보통신학회논문지 Vol.20 No.1

본 논문은 대량의 입력 신호를 받아들이기에 부족한 수십 개의 입출력 포트를 가지는 저가의 8비트 원칩 마이크로 컨트롤러로 키패드 인터페이스 회로와 RS485통신을 이용하여 평면에 25mm의 간격으로 2차원적으로 균일하게 배치된 1600개의 대용량 스위치 입력 신호를 초당 10회의 실시간으로 PC로 읽어 들이고, 얻어진 스위치 정보의 물리적 패턴을 분석한 보행 분석실험의 실례를 들어 스텝분석이나 물리적인 입력의 패턴 분석이 필요한 각종 스포츠, 댄싱, 오락분야 혹은 대량의 스위치 및 센서 입력이 필요한 산업분야 등에 사용되어질 수 있음을 보이고자 한다. In this thesis we introduce a large quantity of input interface system using a low cost single chip microcontroller which is consists of walking board with 1600 switches, RS485 communication for switch data communication and PC application software for walking pattern analysis. When a pedestrian walks on the walking board, the pattern analysis of foot pressed switches can be utilized on diverse divisions of sports and industry such as walking physical therapy, dancing, a large quantity of sensors interface system, etc.