RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      • 좁혀본 항목

      • 좁혀본 항목 보기순서

        • 원문유무
        • 음성지원유무
          • 원문제공처
          • 등재정보
          • 학술지명
          • 주제분류
          • 발행연도
          • 작성언어
          • 저자

        오늘 본 자료

        • 오늘 본 자료가 없습니다.
        더보기
        • 무료
        • 기관 내 무료
        • 유료
        • KCI등재

          솔더범프와 TiW/Cu/electroplating Cu UBM 층과의 금속간 화합물 형성과 범프 전단력에 관한 연구

          장의구,김남훈,김남규,엄준철 한국전기전자재료학회 2004 전기전자재료학회논문지 Vol.17 No.3

          The joint strength and fracture surface of Sn-Pb solder bump in photo diode packages after isothermal aging testing were studied experimentally. Cu/Sn-Pb solders were adopted, and aged for up to 900 hours at 12$0^{\circ}C$ and 17$0^{\circ}C$ to analyze the effect of intermetallic compound(IMC). In 900-hour aging experiments, the maximum shea strength of Sn-Pb solder decreased by 20% and 9%. The diffraction patterns of Cu$_{6}$Sn$_{5}$, scallop-shape IMC, and planar-shape Cu$_3$Sn were observed by Transmission Electron Microscopy (TEM).EM).

        • KCI등재

          153 FC-BGA에서 솔더접합부의 신뢰성 향상에 관한 연구

          장의구,김남훈,유정희,김경섭 한국마이크로전자및패키징학회 2002 마이크로전자 및 패키징학회지 Vol.9 No.3

          PBGA에 비해 상대적으로 큰 칩을 실장하는 고속 SRAM용 153 FC-BGA을 대상으로 2차 솔더접합부의 신뢰성을 평가하였다. 실험은 열사이클 시험에서 발생하는 단면과 양면 실장, 패키지 구조, 언더 필 재료, 기판의 종류와 두께, 솔더 볼의 크기에 따른 영향을 분석하였다. BT기판의 두께가 0.95mm에서 1.20mm로 증가하고, 낮은 영률 의 언더 필 재료에서 솔더접합부의 피로 수명이 30% 향상됨을 확인하였다. 또한 솔더 볼의 크기가 0.76 mm에서 0.89mm로 증가하면, 솔더접합부에서 균열에 대한 저항성은 2배 정도 증가하였다. The 2nd level solder joint reliability of 153 FC-BGA for high-speed SRAM (Static Random Access Memory) with the large chip on laminate substrate comparing to PBGA(Plastic Ball Grid Array) was studied in this paper. This work has been done to understand an influence as the mounting with single side or double sides, structure of package, properties of underfill, properties and thickness of substrate and size of solder ball on the thermal cycling test. It was confirmed that thickness of BT(bismaleimide tiazine) substrate increased from 0.95 mm to 1.20 mm and solder joint fatigue life improved about 30% in the underfill with the low young's modulus. And resistance against the solder ball crack became twice with an increase of the solder ball size from 0.76 mm to 0.89 mm in solder joints.

        • Schottky Barrier Diode

          張宜久,崔元銀 중앙대학교 기술과학연구소 1975 기술과학연구소 논문집 Vol.2 No.-

          This paper describes the characteristics of a Schottky barrier diode of Al-coated n-type silicon (Al-nSi). The surface of the silicon wafer is cleaned by a physical method(sputter cleaning) after pre-cleaned by the standard chemical cleaning method. SiO_2 layer is formed around the Al layer on the Si wafer for the edge passivation. The barrier height is determined to be 0.69eV by both of the saturation current of Ⅰ-Ⅴ charateristics and the temperature dependence of forward cenrrent. It is to note that the characteristics of the diode is fairly improved by the effort of minimizing the formation of the interfacial layer. The specific contact resistance at zero bias, Rc, is an important figure for the transport characteristic of a metal-semiconductor barrier under operating conditions. The values of Rc have been calculated for metal-Si barrier on n-type. The experimental results of Rc depend on the density of forward current and field emission.

        • MIS 太陽電池

          張宜久 중앙대학교 기술과학연구소 1982 기술과학연구소 논문집 Vol.9 No.-

          The insulation layers have been used for the insulating film on silicon wafer. The interfacial layer plays an important role in reducing the short circuit current, which in turn improves the open circuit voltage and the efficiency of th solar cell. Measurement have been made of the electrical properties of Au-insulation layer-nSi solar cells. It is shown that the efficiency of the cell increase at first with the interfacial layer thickness.

        • 텅스텐 실리사이드막의 물리적 전기적 특성

          김태형,김창일,장의구 중앙대학교 생산공학연구소 1992 생산공학연구소 논문집 Vol.1 No.1

          W-polycide(??/n+poly-Si)구조로 poly-Si막과 ?? 막 두께를 변화시켜 LPCVD를 이용하여 증착하고 온도를 달리하여 열처리하였으며 이러한 텅스텐 폴리사이드특성에 poly-Si막과 ??막 두께, 열처리 온도가 미치는 영향을 조사하였다. ??막 두께가 증가함에 따라 면저항은 감소하고 스트레스는 증가하였으며 reflectance는 거의 일정하였다. poly-Si막 두께증가에 따라 스트레스는 다소 증가하였으나 면저항과 reflectance는 일정하였고 열처리 온도 증가에 따라서는 면저항과 reflectance는 감소하였고 스트레스는 증가하였다. 또한 조성(Si/W)비의 변화를 관찰하였다. Poly-Si and ?? films in polycide(??/n+poly-Si) structure were deposited by LPCVD to changed thickness, and then were annealed at various temperatures. The effect of poly-Si and ?? film thickness and annealing temperature on the W-polycide properties was investigated. With increasing ?? film thickness, it has been observed that sheet resistance decreases, stress increases, and reflectance in constant. It has also been observed that as poly-Si film thickness increases, stress increases a little bit, while sheet resistance and reflectance are constant. As the annealing temperature gets higher, the decrease in sheet resistance and reflectance, and the increase in stress have been observed. Also, the variation of composition(Si/W) ratio is examined.

        • ��키 배리어 쏘라 쎌

          崔元銀,張宜久 중앙대학교 기술과학연구소 1981 기술과학연구소 논문집 Vol.8 No.-

          The properties of Schottky barrier solar cell on n-type silicon have been investigated. Naturally formed insulation layer have been used for the insulating fillm on silicon wafer. The interfacial layer plays an important role in reducing the open circuit voltage and the efficiency of the solar cell. Measurement have been made of the electrical and optical properties of Au-nSi solar cells. It is shown that the efficiency of the cell increase at first with the interfacial layer thickness δ, and after acquiring a maximum value falls with a further increase of δ

        • N₂O분위기에서 oxynitridation에 의해 형성된 게이트 유전체의 특성

          배성식,장의구 중앙대학교 생산공학연구소 1993 생산공학연구소 논문집 Vol.2 No.2

          N₂O가스 분위기에서 실리콘 기판상에 직접 열산화한 oxynitride막과 10nm 및 19nm 열산화막을 재산화시킨 oxynitride막의 전기적 특성을 연구하였다. 게이트 산화막을 질화한 질산화막은 기존의 열산화막을 대체할 수 있는 유전체로서 촉망받고 있는 재료의 하나이다. 질화의 방식 가운데서, N₂O분위기에서의 열산화는 암모니아 질화에서 나타나는 수소 관련 전자트랩핑을 피할 수 있다. N₂O가스로 산화시킬 때, Si/SiO₂계면에서의 질소 축적(pile-up)이 관찰되었다. Si/SiO₂계면에서의 질소 축적은 산화율을 상당히 감소시키는 산화제 확산 장벽을 작용했다. 그리고 Si/SiO₂계면으로의 질소 도입은 계면에서의 막구조를 강화시켰을 뿐만 아니라 게이트 유전체의 질을 개선시켰다. 이 공정에 의해 형성된 oxynitride막은 Si/SiO₂계면에서의 질소 축적에 기인하여 막성장율이 쉽게 제어되었다. 본 논문에서, oxynitidation은 전기로에서 수행되었으며, oxynitride막의 특성은 AES분석, 성장율, C-V, I-V 및 절연파괴특성을 분석함으로서 조사되었다. Electricial characteristics of gate dielectircs formed by oxidation of bare and oxidized(10nm and 19nm oxide) silicon in nitrous oxide gas(N₂O) have been studied. Nitrogen incorporation into the gate oxide is one of the promising methods as a possible alternatives to thermal oxides. Among the methods of nitridation thermal oxidation in N₂O ambient is capable of avoiding the H-related electron trapping which shown in the NH₃nitridation. During the N₂O oxidation, nitrogen pile-up at Si/SiO₂interface is observed. Nitrogen pile-up at Si/SiO₂interface acted as a oxidant diffusion barrier that reduces the oxidation rate significantly. And the incorporation of nitrogen at Si/SiO₂interface not only strengthens oxynitride structure at the interface but improves the gate dielectric quality. Oxynitride films formed by this process control film growth rate easily due to nitrogen pile-up at Si/SiO₂interface. In this paper, the oxynitridation is performed by the conventional furnace and the properties of the oxynitride films haven been investigated by analyzing the AES(Auger Electron Spectroscopy), growth rate, C-V, I-V and breakdown characteristics.

        맨 위로 스크롤 이동