오디오 디지털-아날로그 변환기용 아날로그 회로설계

신건순 金烏工科大學校 2000 論文集 Vol.21 No.-

본 논문에서는 고음질 오디오 신호 처리를 위한 SC DAC과 SC LPF (Switched-Capacitor DAC and Switched-Capacitor Low-Pass Filter)구조와 전원 잡음 제거 능력이 DC에서 -59dB이상, 3MHz 에서 -34dB이상이고, 온도 계수가 36.5ppm/℃이하인 2.25V/4.5V의 고정밀 전압 기준기를 제시 하였고, 온도 계수가 15ppm/℃인 고정밀 전류원을 제시하였다. 본 논문에서 제시한 아날로그 회 로를 0.8㎛ p-sub CMOS DPDM 공정으로 집적하여 실장 테스트 한 결과, 동적범위는 91~93dB, S/N은 93~95dB, THD+N는 83~85dB를 얻을 수 있었고, 소비 전력은 155mW, 칩면적은 2.64×3.05㎟ 이었다.

저전력 저주파 발진기 설계

신건순 금오공과대학교 산업기술개발연구원 2000 産業技術開發硏究 Vol.16 No.-

In this report we have designed a low power and low frequency oscillator which is one of the most power consuming components of a modern cardiac pacemaker pulse generator. Since the oscillation of a typical oscillator is proportional to I/C, by operating transistors in Sub-Threshold region, the size of capacitance can be cut down significantly in addition to decreasing the quiescent power consumption.

FIR과 IIR 필터를 이용한 고정밀 디지털 오디오용 데시메이션 필터 설계

신건순 한국정보통신학회 2001 한국정보통신학회논문지 Vol.5 No.4

본 논문은 기존의 고정밀 오디오 ADC 칩 내에서 통과대역 내에서 발생하는 감쇠 특성을 보상하기 위해 디지털 데시메이션 필터의 구조를 FIR와 IIR 필터를 혼합한 구조를 제시하였다. 제시된 AU 구조에 의해 기존의 디지털 데시메이션 필터 구조 보다 RAM과 MAC크기가 감소됨을 알 수 있었고, 6차 $\Delta\Sigma$ 변조기와 디지털 데시메이션 필터의 특성은 통과대역 내$(\leq\; 0.4535 \times fs)$에서 진폭은 $\pm0.0007dB,\; 0.4535\times fs$ 에서 감쇠는 -0.0013(dB), 저지대역 이상$(\geq\; 0.5465 \times fs)$에서 감쇠는 -110dB였고, 통과대역 내에서 군지연이 30.07/fs〔s〕이고, 군지연 오차가 0.1672%였으며, 군지연 특성은 기존 구조와 유사하였다. This paper has been proposed a structure composed of FIRs and IIR filters as digital decimation filter to compensate the drooping inband on the high precision AU chips. The area of chip has been reduced compared with the conventional structure because the RAM and MAC is reduced. The passband ripple$(\leq\; 0.4535 \times fs)$, passband attenuation(at $\; 0.4535 \times fs$ and stopband attenuation$(\geq\; 0.59\times fs)$ of the 6th-order $\Delta\Sigma$ modulator and digital decimation filter had $\pm0.0007[dB]$, -0.0013[dB] and -110[dB] respectively. Also the inband group delay, which was almost same compared with the conventional digital decimation filter structure, was 30.07/fs[s] band the error of group delay was 0.1672%.

5차 연속시간의 저역통과 OTA-C 필터 설계

신건순 國立金烏工科大學校附設生産技術硏究所 1995 産業技術開發硏究 Vol.11 No.-

본 논문에서는 차단주파수가 4MHz인 연속시간의 5차 OTA-C Elliptic filter를 설계하였다. 설계된 필터는 OTA-C구조로서 5개의 OTA, 8개의 커패시터와 1개의 완충기로 구성하였다. OTA의 기생커패시턴스 및 Loading에 의한 특성저하를 방지하기 위해 완충기와 커패시터를 설계하여 연결시켰고, 이로인해 주파수특성은 원래의 설계조건, 즉 통과대역 감쇠 0.5dB이하, 저지대역 감쇠 30dB와 차단주파수 4MHz를 모두 만족시켰으며, Pspice(level=3)로 시뮬레이션 했다. 차단특성은 이론적인 경우보다 약 7.4dB만큼 더욱 특성이 개선되었다. 그리고 L-EDITOR를 이용하여 기본 블럭인 OTA와 buffer를 1.5㎛ design rule로 layout 했으며, 기본 블럭들을 이용하여 5차 OTA-C Elliptic filter를 layout 했다. Design of a continuous-time fifth-order OTA-C Elliptic filter for operation at 4MHz is presented. The filter has been realized by five OTAs, eight capacitors and a buffer as an OTA-C structure. To prevent decreasing of characteristics due to the parastic capacitance of OTA and loading a buffer and a capacitor have been connected to the next of second section. As the result of the simulation using LEVEL 3 with PSPICE the frequency characteristics were found to be essentially within specifications : less than 0.5dB passband attenuation, 30dB stopband attenuation and 4MHz cut-off frequency have been obtained and the characteristic of cut-off region has been improved about 7.4dB compared with it of the theoritical case. OTA and buffer layouted with 1.5㎛ design rule using L-EDITOR. And fifth-order lowpass elliptic filter was composed by them.

CMOS VLSI를 위한 연속시간의 OTA-C Elliptic 필터 설계

신건순 한국통신학회 1992 韓國通信學會論文誌 Vol.17 No.10

본 논문에서는 차단주파수가 4MHz인 연속시간의 5차 OTA-C Elliptic filter를 설계하였다. 설계된 필터는 OTA-C구조로서 5개의 OTA, 8개의 커패시터와 1개의 완충기로 구성하였다. OTA의 기생커패시턴스 및 Loading에 의한 특성저하를 방지하기 위해 완충기와 커패시터를 설계하여 연결시켰고, 이로인해 주파수특성은 원래의 설계조건, 즉 통과대역 감쇠 0.2dB이하, 저지대역 감쇠 30dB와 차단주파수 4MHz를 모두 만족시켰으며, 차단특성은 이론적인 경우보다 약 7dB만큼 더욱 특성이 개선되었다. Design of a continuous-time fifth-order OTA-C Eiliptic filter for operation at 4MHz is presented. The filter has been realize by five OTAs, eight capacitors and a buffer as an OTA-C structure. To prevent decreasing of characteristics due to the parastic capacitance of OTA and loading a buffer and a capacitor have been connected to the next of second section. As the result the frequency characteristics were found to be essentially within specifications : less than 0.2dB passband attenuation, 30dB stopband attenuation and 4Mz cut-off frequency have been obtained and the characteristic of cut-off region has been improved about 7dB compared with it of the theoretical case.

고속신호처리를 위한 고주파용 Op-Amp 설계

신건순 한국정보통신학회 2002 한국정보통신학회논문지 Vol.6 No.1

High speed 신호처리는 통신분야, SC circuit, HDTV, ISDN 등에서 관심이 더욱 승가하고 있으며, high speed 신호처리를 위한 많은 방법들이 있다. 본 논문에서는 CMOS 공정에서 고주파 Op-amp의 실현을 의한 설계를 기술하였다. 아날로그 집적회로를 기초로 하는 high speed op-amp의 기능을 제한하는 요소 중 한가지는 유효 주파수 범위이다. 본 논문에서는 $C_{L}$ =2pF에서 단위이득 주파수가 170MHz인 향상된 대역폭적을 가지는 CMOS op-amp 구조를 계발한다. 공정은 1.2$\mu$디자인 룰을 따른다. 본 논문에서 제시한 CMOS op-amp 고주파 SC filter에서 요구하는 큰 커패시터 부하에서의 넓고 안정된 대역폭을 얻기에 매우 적합하다. There is an increasing interest in high-speed signal processing in modern telecommunication and SC circuit, HDTV, ISDN. There are many methods of high-speed signal processing. This paper describes a design approach for the realization of high-frequency Op-amp in CMOS technology. A limiting factor in Op-amp based analog integrated circuits is the limited useful frequency range. this thesis will develop a CMOS op-amp architecture with improved gainband width product with this technique an op-amp will achieve up to 170MHz (CL=2pF) unity-gain frequency with a 1.2-micron design rule. This CMOS op-amp is particularly suitable for achieving wide and stable closed-loop band widths, such as required in high-frequency SC filters, high-speed analog circuits.

오디오 D/A 변환용 디지털 INTERPOLATION FILTER 설계

신건순 금오공과대학교 산업기술개발연구원 2000 産業技術開發硏究 Vol.16 No.-

This paper has been proposed a structure composed of FIRs and IIR filters as digital interpolation filter to integrate the of-chip analog low-pass filter off audio DAC. The passband ripple(<0.41xfs), passband attenuation(at 0.41xfs) and stopband attenuation(>0.59xfs) of the Δ∑ modulator output using the proposed digital interpolation filter had ±0.001[dB], -0.0025[dB]and -75[dB], respectively. Also the inband group delay was 30.07/fs[s]and the error of group delay was 0.1672%. Also, the attenuation of stopband has been increased -20[dB]approximately at 65[kHz], out-of-band. Therefore the RC products of analog low-pass filter on chip have been decreased compared with the conventional digital interpolation filter structure.

이산 정현 변환을 위한 고속 계산 알고리즘 ( A Fast Computational Algorithm for the Discrete Sine Transform )

신건순,곽훈성 대한전자공학회 1984 대한전자공학회 학술대회 Vol.1984 No.1

YACC를 이용한 논리식의 진리표변환에 관한 연구

전흥우,신건순 金烏工科大學校 1991 論文集 Vol.12 No.-

In this paper, logical expression to truth table translation program using YACC is described, which can be used to generate the truth table for the input of logic minimizer, PLA folding and layout program. YACC (Yet Another Compiler Compiler) is used to describe the logical expression to the program. The YACC program generator provides a general tool for describing the input to a computer program, and can be used to develope the program having a complex and general input. This program also contains a simple logic minimization and feedback loop handling faculty.

인덕터 모의를 이용한 Elliptic OTA-C 필터 설계

전흥우,신건순 金烏工科大學校 1989 論文集 Vol.10 No.-

Syntematic procedure is presented for the design of OTA(Operational Transconductance Amplifier)-C filters obtained as inductor and resister simulations from LC ladder Prototypes. Design examples are presented for 5-th order elliptic filter and a method of reducing the number of active element required is outlined.