http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 손윤식 (검색결과 87 건)
- 무료
- 기관 내 무료
- 유료
-
손윤식,박지우,정진우,오세만,Son, Yun-Sik,Park, Ji-Woo,Jung, Jin-Woo,Oh, Se-Man 대한임베디드공학회 2009 대한임베디드공학회논문지 Vol.4 No.2
In the original model-based paradigm in the field of motion planning of robots, robots had to play the focal role of considering all situations under which they made decisions and operate. Such paradigm makes it difficult to respond efficiently to the dynamically shifting environment such as disaster area. In order to handle such a situation that may be changed dynamically, a technology that allows a dynamic execution of data transmission and physical/network connection between multiple robots based on scenarios is required. In this paper, we deal with evolutionary robots that adapt to any given environment and execute scenarios, specially focused on the development of a simulator to test the evolutionary process of cooperated multiple robots.
-
손윤식,오세만 한국정보과학회 프로그래밍언어연구회 2005 프로그래밍언어논문지 Vol.19 No.1
최근 컴파일러 이론은 컴파일의 구조를 여러 단계로 분리하여 구성함으로 컴파일의 부분적인 기능이 개선 가능하고 이식성이 높으며, 모듈별 자동화가 용이한 형태를 추구하고 있다. 그러나 이러한 컴파일러 이론의 정립과는 달리 실제 컴파일러의 구현에는 실질적인 제약이 따른다. 본 논문에서는 이러한 컴파일러 이론 중 의미 분석과 코드 생성 측면을 일반화하여 자동화할 수 있도록 2단계 코드 생성 기법을 제외하고, 이를 위해 구문 분석과 의미 분석 및 코드 생성을 위한 중간 표현으로 AST와 시멘틱 트리를 사용한다. 또한, 이러한 기법을 실제적인 컴파일러 구현에 적용하고 생성된 코드를 검증하여 2단계 코드 생성의 타당성을 확인한다. 2단계 코드 생성 기법은 의미 분석과 코드 생성 과정을 용이하게 만들며, 각 단계의 자동화를 가능하게 해준다.
-
孫允植,정정화 대한전자공학회 2003 電子工學會論文誌-SD (Semiconductor and devices) Vol.40 No.10
In this paper, a scan-based low power BIST (Built-In Self-Test) architecture is proposed. The proposed architecture is based on STUMPS, which uses a LFSR (Linear Feedback Shift Register) as the test generator, a MISR(Multiple Input Shift Register) as the reponse compactor, and SRL(Shift Register Latch) channels as multiple scan paths. In the proposed BIST a degenerate MISR structure is used for every SRL channel; this offers reduced area overheads and has less impact on performance than the STUMPS techniques. The proposed BIST is designed to support both test-per-clock and test-per-scan techniques, and in test-per-scan the total power consumption of the circuit can be reduced dramatically by suppressing the effects of scan data on the circuits. Results of the experiments on ISCAS 89 benchmark circuits show that this architecture is also suitable for detecting path delay faults, when the hamming distance of the data in the SRL channel is considered. 본 논문에서는 2-패턴 테스트를 고려한 스캔 기반 BIST 구조를 제안한다. 제안하는 BIST는 STUMPS 구조를 기반으로 하고 있다. STUMPS 구조는 테스트 생성기로 선형 귀환 시프트 레지스터(LFSR)를 사용하고, 응답 압축기로는 다중 입력 시프트 레지스터(MISR), 그리고 다중 스캔 패스 구성에는 시프트 레지스터 래치(SRL)을 사용한다. 제안하는 BIST 구조에서는 degenerate MISR이 SRL 채널을 구성하도록 하여, STUMPS 기법에 비하여 원래 회로에 부가되는 BIST 회로의 크기를 줄이고 전체 시스템의 성능에 거의 영향을 주지 않도록 한다. 클럭 당 테스트와 스캔 당 테스트가 모두 지원되는 구조로 설계되며, 특히 스캔 당 테스트에서 스캔 데이터의 회로에 대한 영향을 억제하여 회로의 전력 소모를 크게 줄일 수 있다. ISCAS 89 벤치마크 회로에 대한 실험 결과로부터, SRL 채널 내 데이터의 해밍 거리를 고려하여 제안된 BIST가 경로 지연 고장의 검출에도 적용될 수 있음을 확인한다.
-
얼굴 인식 및 화자 정보를 이용한 오프라인 회의 기록 지원 시스템
손윤식,정진우,박한무,계승철,윤종혁,정낙천,오세만 한국지능시스템학회 2007 한국지능시스템학회 학술발표 논문집 Vol.17 No.2
최근 멀티미디어 서비스는 동영상 압축 기술 및 네트워크의 발달을 기반으로 하여 다양한 응용 서비스를 제공하고 있으며, 이 중 화상 회의 시스템은 이 두 가지 기술이 효과적으로 사용된 대표적인 예이다. 원격 사용자간의 원활한 의사전달을 위해 고려된 화상회의 시스템은 효과적인 응용 서비스로 분류되고 있지만, 이러한 서비스 제공을 위한 기술을 이용하여 빈도가 훨씬 많은 일반적인 회의를 지원하는 응용서비스는 드문 편이다. 본 논문에서는 얼굴 정보와 화자 정보를 기반으로 오프라인 회의를 보조하는 시스템을 제안한다. 제안된 시스템은 소규모의 마이크와 캠을 이용하여 화자의 위치를 파악하고 캠에서 얻어진 정보를 이용하여 얼굴 영역 정보를 분석하고 인식한 후 화자 정보를 추출하여 발언자들을 추적하여 기록하는 기능을 제공한다.
-
저 전력소모와 높은 테스트용이성을 위한 새로운 논리 변환 방법
손윤식,정정화 대한전자공학회 2003 電子工學會論文誌-SD (Semiconductor and devices) Vol.40 No.9
본 논문에서는 저 전력소모와 높은 테스트용이성을 동시에 고려하기 위한 새로운 게이트 레벨 논리변환 방법을 제안한다. 주출력에서 관측될 확률이 낮은 CFF(Compact Fanout Free)를 찾아내고, 해당 CFF가 모든 주출력에서 관측불가능한 조건에서는 리던던트 연결을 첨가하여 내부에서 발생하는 스위칭 동작을 제거한다. 일반적으로 논리 변환된 회로의 테스트 용이성은 떨어지는 경향이 있다. 그러나 제안된 방법에서 첨가된 리던던트 연결은 테스트 모드에서 테스트 포인트로 동작하며 CFF의 제어도와 관측도를 동시에 향상시키게 된다. 따라서 논리 변환된 회로는 정상 모드에서는 전력 손실이 매우 낮으며, 테스트 모드에서는 높은 테스트용이성을 갖는다. 제안하는 논리 변환 방법의 효율성을 보이기 위하여 MCNC 벤치마크 테스트 회로에 대하여 실험을 수행하였다. 실험 결과로부터 변환된 회로의 전력소모는 최대 13%정도 감소하며, 고장 검출율은 오히려 증가함을 확인할 수 있다. In this paper, a new logic transformation method to consider both low power consumption and high testability is proposed. We search the CFF(Compact Fanout Free) that has low probability of being observable at the primary outputs. Under the condition that the CFF is unobservable at all primary outputs, the switching operations in it can be removed by adding redundant connections into it. The testability of the transformed circuit generally tends to reduce. In our method, however, the inserted redundant connections operate as test points in the test mode and can improve not only the controllability but also the observability of the CFF. The transformed circuit consumes less power in the normal mode and also has higher testability in the test mode. To show the efficiency of the proposed logic transformation method, we perform some experiments on the MCNC benchmark test circuits. The results show that the power consumption of the transformed circuit is reduced by 13% maximally and the fault coverage of the transformed circuit is increased.
-
孫允植,정정화 대한전자공학회 2003 電子工學會論文誌-SD (Semiconductor and devices) Vol.40 No.10
In this paper, we propose an ATM processor suitable for VoDSL subscriber's equipments. The processor is composed of ATM block, AAL protocol block and ATS scheduler, and provides up to 4 VCC which service data and voice traffics on the ATM network. The proposed ATS scheduler can guarantee QoS of the voice traffic and supports multiple AAL2 packet. The ATM processor is manufactured on the 0.35 micron fabrication line of HYNIX semiconductor and provides the maximum data transfer rate of up to 52 Mbps. We implement the IAD, which is the VoDSL subscriber's equipment. The experimental results on the test bed network shows that the proposed hardware scheme successfully services most of the applications of the VoDSL services. 본 논문은 VoDSL(Voice over DSL) 가입자용 단말기에 적합한 ATM(Asynchronous Transfer Mode) 프로세서를 제안한다. 제안된 ATM 프로세서는 ATM 단, ATM 적응단의 프로토콜을 처리하는 블록, ATS 스케쥴러 등으로 구성되며, ATM 네트워크상에 음성과 데이터 서비스를 위한 4개의 VCC (Virtual Channel Connection)을 지원한다. ATS(Adaptive Time Slot) 스케쥴러는 음성 트래픽의 QoS (Quality of Service)를 보장하며 다중 AAL2 패킷을 지원하도록 설계하였다. 제안된 ATM 프로세서는 하이닉스 반도체의 0.35마이크론 공정에서 제작되었으며, 최대 52Mbps의 속도를 지원한다. 본 ATM 프로세서가 탑재된 VoDSL 가입자 장비인 IAD(Integrate Access Device)를 실제 제작하여 테스트용 네트워크 상에서 실험한 통하여 제안된 ATM 프로세서의 하드웨어 구조가 VoDSL 서비스의 대부분의 응용 분야에 성공적으로 적용될 수 있음을 확인한다.
-
-
-
-
손윤식 ( Yunsik Son ),이양선 ( Yangsun Lee ) 한국정보처리학회 2013 한국정보처리학회 학술대회논문집 Vol.20 No.2
현재 스마트 디바이스 콘텐츠는 각 플랫폼별로 독립적인 프로그래밍 언어와 개발 환경이 존재하기 때문에 다양한 플랫폼에 동일한 콘텐츠를 제공하기위해서는 각 플랫폼에 적합한 방식으로 중복 개발되어야 한다. 스마트 크로스 플랫폼은 이러한 문제점을 해결하기 위한 가상기계 기반 솔루션으로 다양한 개발 언어를 지원하고, 탑재된 모든 플랫폼에 동일한 실행환경을 제공하여 콘텐츠 개발을 용이하게 하고 다른 플랫폼으로의 이식 비용을 절감할 수 있는 장점을 가진다. 본 논문에서는 스마트 크로스 플랫폼에서 Java 프로그래밍언어를 지원하기 위한 컴파일러를 소개한다. 구현된 Java 컴파일러는 Java 콘텐츠를 입력으로 받아 스마트 크로스 플랫폼에서 실행하기 위한 플랫폼 독립적인 스택 기반 가상기계 코드인 SIL을 생성한다.
ScienceON
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
