움직임 추정을 위한 비트 축소형 블록 정합 기준과 VLSI 구현 ( Bit-Reduced Block-Matching Criterion for Motion Estimation and its VLSI Implementation )

백윤주,오황석,이흥규 대한전자공학회 1996 대한전자공학회 학술대회 Vol.1996 No.1

디지털 컨텐츠 신디케이션

백윤주 한국정보처리학회 2001 정보처리학회지 Vol.8 No.5

조직문화 유형이 직무 스트레스에 미치는 영향과긍정심리자본의 조절효과에 관한 연구

백윤주,임윤아,이재창 大田大學校 社會科學硏究所 2022 社會科學論文集 Vol.- No.-

This study, targeting 240 organizational members working in large companies, small and medium-sized enterprises, and public corporations inSeoul and Chung-Chung area was to analyze what effect Organizational Culture Types being organizational factors have on job stress of organizational members, and to analyze that positive psychological capital being individual factors works as moderating variable. The result of this study are as follows. First of all, organizational culture type had an effect on job stress of organizational members. Second, positive psychological capital had an positive effect on job stress of organizational members. Third, positive psychological capital did not moderate relationship betweenorganizational culture type and job stress. These results suggested that it is necessary to reform organizational culture on organizational level in order to enhance organizational performance and to lower job stress of organizational members and also it is necessary to develop and apply an education andtraining program in order to enhance positive psychological capital onindividual level.

A Fast Systolic VLSI Architecture for One-Dimensional Discrete Wavelet Transform

Baek, Yunju 안성산업대학교 1998 論文集 Vol.30 No.-

웨이블릿 변환은 비디오처리를 포함한 많은 멀키미디어 응용 시스템에서 효과적인 신호처리 도구로서 점차 인식되고 있다. 계산의 실시간 처리를 위해서는 주문형 VLSI를 사용하는 것은 필수적이다. 본 논문에서는 1차원 웨이블릿변환에 대한 효율적인 VLSI구조를 제안한다. 1차원 웨이블릿 변환에 대한 규칙적 출력 스케쥴과 직선배열로의 체계적인 시스톨릭 매핑을 설명한다. 제안하는 구조는 시스톨릭 특성과 모듈성, 규칙성, 연결성등의 장점을 지닌다. 또한, N을 입력자료의 수라고 할때 종래의 시스톨릭 방식이 2N 주기의 처리속도를 갖는 것과는 달리, 제안하는 방식은 시스톨릭 특성을 유지하면서 N주기의 처리속도를 지닌다.

새로운 하드웨어 방식의 고장허용 클럭 동기 방법

백윤주(Yunju Baek),이홍규(Heung-kyu Lee) 한국정보과학회 1991 한국정보과학회 학술발표논문집 Vol.18 No.2

실시간 시스템에서의 고신뢰성을 위한 연구로서 최근고장허용 클럭 동기 방법에 관한 연구가 많이 이루어지고 있다. 이러한 시스템에서의 고장허용 클럭 동기 방법으로는 시간 오버헤드가 없고 조밀한 동기가 가능한 방법인 하드웨어 방식을 사용하는 것이 적절하다. 기존의 하드웨어 방식의 문제점으로는 참조클럭 선택회로 부분의 시간지연으로 인한 동기의 불안정한 점과 최대 클럭편차에 대한 분석이 이루어 지지못한 점을 들 수 있다. 본 논문에서는 위상 고정 클럭 (phase-locked clock)을 사용하는 투표(voting)방식의 기존의 것과는 달리 디지틀 회로를 기본 클럭으로 사용하는 하드웨어 클럭동기 방법을 제안한다. 이 방법은 소프트웨어 방식으로 사용되어온 CNV알고리즘을 기본으로 하여 하드웨어 방식에 적합하도록 변형하여 적응한 것으로서, 기본클럭으로 PXO(Programmable Crystal Oscillator)라고 명명된 디지틀 클럭을 사용하고, 편차 측정기와 편차 평균기가는 회로로 구성된다. 제안하는 방식은 기존 하드웨어 방식의 장점인 조밀한 동기가 가능하면서 시간 오버헤드가 없는 등의 장점을 지니고 있다. 또한 시간지연이 동기과정에 미치는 영향이 없으며, 최대 편차를 분석하였으므로 동기가 이루어지는 정도를 파악할 수 있게 되었다.

실시간 다중 처리기 시스템을 위한 고장허용 클럭 동기 방법

백윤주(Yunju Baek),이흥규(Heung-Kyu Lee),윤현수(Hyunsoo Yoon) 한국정보과학회 1992 정보과학회논문지 Vol.19 No.6

항공 우주 시스템, 생명 지원 시스템, 핵 발전소 등 위험한 실시간 시스템의 신뢰성을 높이기 위한 방법으로서, 고장 허용 클럭 동기 방법에 대한 연구가 최근 활발히 이루어지고 있다. 특히, 조밀하고 신뢰성있게 클럭이 동기되어야 하는 응용분야에서는 하드웨어 방식과 클럭 동기의 방법이 적절하다. 본 논문에서는 새로운 하드웨어 방식의 클럭 동기 방법과 하드웨어 설계를 제안하였다. 제안하는 방법에서는 아날로그 위상고정 클럭대신 디지틀 클럭을 사용하였다. 기존 방식의 문제점들을 해결하기 위해 복잡한 참조 클럭 투표 방식대신 수정된 소프트웨어 클럭 동기 알고리즘을 채택하였다. 본 논문에서는 하드웨어 방식으로는 처음으로 최대 클럭 편차를 분석하였다. 비잔틴 고장이 발생하였을 때 설계된 회로가 바르게 동작하며 클럭 동기가 이루어짐을 검증하였으며, 이것은 로직 시뮬레이터인 Verilog-XL을 사용한 시뮬레이션을 통해 이루어졌다. Clock synchronization in the presence of faults has been studied extensively in recent year in order to increase reliability in real-time systems such as aerospace systems, life support systems, and nuclear power plants. It is desirable to use hardware-based clock synchronization scheme for time-critical application that need tight and reliable clock synchronization. In this paper, a new hardware-based clock synchronization scheme and its hardware design are presented. This scheme uses digital clock instead of analog phase-locked clock. Instead of using complex reference clock voting, modified software-based clock synchronization algorithm is used to remedy problems of existing schemes. Maximum clock skew is first investigated analytically. The functionality of designed circuits and proof of clock synchronization operation in the presence of Byzantine faults are provided by simulation using a logic simulator, Verilog-XL.

멀티미디어 데이터의 저작권 보호를 위한 디지털 워터마킹 시스템의 개발

백윤주(Yunju Baek),오황석(Hwang-Seok Oh),유하진(Ha-Jin Yu),유용호(Yong-Ho Yu) 한국정보과학회 1999 한국정보과학회 학술발표논문집 Vol.26 No.1B

멀티미디어 제작 및 저장, 전송을 위한 기반 기술의 발전으로 멀티미디어 데이터의 복사 및 변형을 쉽게 할 수 있게 되었으며, 이로 인하여 저작권 보호에 대한 연구가 최근 활발히 진행되고 있다. 디지털 워터마킹은 데이터의 품질의 저하없이 저작자 임을 입증할 수 있는 정보를 삽입하여, 데이터에 들어 있는 워터마크의 추출을 통해 저작권을 주장할 수 있는 방법이다. 본 논문에서는 이미지, 비디오, 오디오를 포함하는 멀티미디어 데이터에 대한 저작권 보호를 위하여 워터마크를 삽입하고 추출하는 기법과 WWW기반 디지털 워터마킹 시스템 개발결과를 기술한다.

비컨 주기와 채널 탐색기간을 고려한 저전력 CSD의 설계 및 구현 (pp.50-54)

김택현(Taekhyun Kim),박세영(Seyoung Park),최훈(Hoon Choi),백윤주(Yunju Baek) 한국정보과학회 2010 정보과학회 컴퓨팅의 실제 논문지 Vol.16 No.1

컨테이너 보안 장치(CSD)는 기존 RFID Tag와 달리 컨테이너 내부에 장착하여 물리적 보안을 강화하였고 데이터를 이중으로 암호화함으로써 정보에 대한 보안을 강화한 장치이다. CSD는 배터리로 동작하기 때문에 전원을 효율적으로 사용해야 한다. 따라서 수면 기간과 채널 탐색기간을 반복하는 저전력 메커니즘이 필요하다. 그러나 이들 기간을 조절함에 따라 에너지의 효율성과 네트워크 연결성의 trade-off가 발생한다. 본 논문에서는 저전력 CSD를 구현함에 있어 비컨 주기와 채널 탐색 기간을 조절하여 이 문제를 해결하고자 하였다. 그 결과 95% 이상의 네트워크 연결성을 보장하고 일반적인 AA 배터리를 장착하여 최대 16일의 수명을 보장하는 것을 볼 수 있었다. A Container Security Device (CSD) which is different existing RFID Tag strengthens the physical security as mounted inside the container and the information security as encrypts doubly a data. CSD must use the resources efficiently in order to operate with the battery. Therefore, it needs low-power mechanism which repeats the sleep period and channel scan period. However, by adjusting these periods, the trade-off occurs between energy efficiency and network connectivity. In this paper, we implement low-power CSD and resolve this problem by adjusting beacon period and channel scan time. As a result, We guarantee the network connectivity 95% or more and maximum life up to 16 days using common AA batteries.

적응형 블링크를 이용한 저전력 RTLS 태그의 설계 및 구현

정연수,김새나,백윤주,Jung, Yeon-Su,Kim, Sae-Na,Baek, Yun-Ju 한국정보통신학회 2009 한국정보통신학회논문지 Vol.13 No.3

RTLS 태그는 추적 대상이 되는 사람이나 물체에 부착되어 리더에게 주기적인 블링크를 전송하는 역할을 하며, 배터리 등의 제한된 전원에 의해 동작한다. 특히, 블링크 전송 주기는 태그의 에너지 효율에 직접적인 영향을 미치며, 태그의 이동성은 RTLS 시스템의 위치 측위 정밀도에 영향을 준다. 블링크 주기와 RTLS 시스템의 위치 측위 정밀도는 서로 상충 관계에 있으며, 본 논문에서는 태그의 에너지 효율과 RTLS 시스템의 위치 측위 정밀도를 동시에 향상시키기 위해 모션 센서를 이용하여 태그의 이동 정도를 측정하고, 이에 따라 블링크 주기를 조절하는 기법을 제안한다. 결과적으로 기존 연구 대비 40% 가량 송신 횟수를 줄이면서도 비슷한 수준의 위치 측위 정밀도를 보였다. Real Time Locating Systems (RTLS) are used to track and identify the location of objects in real time using simple, inexpensive tags attached to or embedded in objects and readers that receive the wireless signals from these tags to determine their locations. A tag is powered an internal source such as a battery. The blink frequency of a tag affects the energy efficiency and the locating accuracy of RTLS. The mobility of a tag also affects the locating accuracy. In this paper, we introduce a RTLS tag design which improves the locating accuracy and the power efficiency. We propose an adaptive transmission-rate control algorithm using a motion sensor. By analyzing the signal pattern of the motion sensor, we can build a model to estimate the speed of the motion. Using this model, our algorithm can achieve better locating accuracy and lower power consumption than those of the conventional method. In our experiments, the number of transmission reduced as 40%, keeping similar locating accuracy.

센서 네트워크에서 고장 허용 시각 관리 기법

황소영,백윤주,Hwang So-Young,Baek Yun-Ju 한국통신학회 2006 韓國通信學會論文誌 Vol.31 No.9A

센서 네트워크에서 시각 동기 기술은 위치 추적, 암호화 기술에서의 타임 스탬프, 타 노드들로부터의 같은 이벤트 중복 감지 인식, 기록된 이벤트들의 발생 순서 구분 등 다양한 응용을 위해 필수적이다. 그리고 최근 센서 네트워크에서 신뢰성 및 고장 허용성에 대한 문제가 최근 연구의 주요한 영역으로 대두되고 있다. 본 논문에서는 네트워크 고장과 클럭 고장이라는 두가지 고장 모델을 가정하여 센서 네트워크에서 고장 허용 시각 관리 기법에 대해 제시한다. 제안한 기법은 노드 클럭의 불안정한 동요나 표류율에 심각한 변화가 발생하는 등의 고장이 발생했을 때 이러한 클럭 오류의 네트워크 전파를 제한하며 토폴로지 변화에 대응한다. 시뮬레이션 결과는 제안한 동기 기법이 기존의 TPSN과 비교하여 클럭 고장이 있을 때 동기화 비율이 $1.5{\sim}2.0$배 나은 성능을 보인다. Sensor network applications need synchronized time to the highest degree such as object tracking, consistent state updates, duplicate detection, and temporal order delivery. In addition, reliability issues and fault tolerance in sophisticated sensor networks have become a critical area of research today. In this paper, we proposed a fault tolerant clock management scheme in sensor networks considering two cases of fault model such as network faults and clock faults. The proposed scheme restricts the propagation of synchronization error when there are clock faults of nodes such as rapid fluctuation, severe changes in drift rate, and so on. In addition, it handles topology changes. Simulation results show that the proposed method has about $1.5{\sim}2.0$ times better performance than TPSN in the presence of faults.