http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
고해상도 저전력 SAR ADC의 면적 최적화를 위한 타이밍 레지스터 구조 설계
민경직(Kyung Jik Min),김주성(Ju Sung Kim),조후현(Hoo Hyun Cho),부영건(Young Gun Pu),허정(Jung Hur),이강윤(Kang-Yoon Lee) 大韓電子工學會 2010 電子工學會論文誌-SD (Semiconductor and devices) Vol.47 No.8
본 논문에서는 고해상도 저전력 SAR 타입 ADC(아날로그 디지털 변환기)의 면적을 획기적으로 줄이기 위해서 역 다중화기(Demultiplexer)와 카운터 (Counter)를 이용하는 타이밍 레지스터 (Timing register) 구조를 제안하였다. 전통적으로 사용되는 쉬프트 레지스터에 기반을 둔 타이밍 레지스터 구조는 해상도가 증가될수록 면적이 급격하게 증가하고, 또한 잡음의 원인이 되는 디지털 소비 전력도 증가되는 반면, 제안하는 구조는 해상도 증가에 따른 에러 보정 회로의 면적과 소비 전력 증가를 줄일 수 있다. 0.18 ㎛ CMOS 공정을 이용하여 제작하였으며, 제안한 타이밍 레지스터 구조를 이용하여, 기존 구조 대비 5.4배의 면적 감소와 디지털 전력 최소화의 효과를 얻을 수 있었다. 설계한 12 비트 SAR ADC는 11 비트의 유효 비트 (ENOB), 2 ㎽ (기준전압 생성 블록 포함)의 소비전력과 1 MSPS의 변환 속도를 보였으며, 레이아웃 면적은 1㎜ x 1㎜ 이었다. In this paper, a timing register architecture using demultiplexer and counter is proposed to reduce the area of the high resolution SAR type analog to digital converter. The area and digital power consumption of the conventional timing register based on the shift register is drastically increased, as the resolution is increased. On the other hand, the proposed architecture results in reduction of the area and the power consumption of the error correction logic of the SAR ADC. This chip is implemented with 0.18 ㎛ CMOS process. The area is reduced by 5.4 times and the digital power consumption is minimized compared with the conventional one. The 12 bits SAR ADC shows ENOB of 11 bits, power consumption of 2 ㎽, and conversion speed of 1 MSPS. The die area is 1㎜ x 1㎜.
자동 기준전압 생성 피크 검출기를 이용한 13.56 ㎒ RFID 리더기용 송수신기 설계
김주성(Ju Seong Kim),민경직(Kyung Jik Min),남철(Chul Nam),허정(Djyoung Hurh),이강윤(Kang Yun Lee) 大韓電子工學會 2010 電子工學會論文誌-SD (Semiconductor and devices) Vol.47 No.3
본 논문에서는 13.56 ㎒ 반송주파수를 사용하며, ISO1443 A타입/B타입, 15693을 만족하는 RFID 리더기용 송수신기를 설계하였다. 수신기에서 자동적으로 비교전압을 생성하기 위해서 양과 음의 두 피크전압을 검출할 수 있는 음의 피크검출기와 양의 피크검출기와 수신된 신호의 세기에 따라 기준전압의 결정 레벨(decision level)을 가변 할 수 있는 데이터 슬라이서를 사용한 회로를 제안하였다. 송신기는 15693 표준 스펙을 만족시키기 위해서는 큰 출력스윙 및 전류가 필요하게 된다. 이런 이유로 고정된 부하에서도 전원 전압이상의 출력스윙이 가능하고, 큰 전류를 흐릴 수 있는 코일부하를 사용하면서 세 가지 표준 모두 만족시킬 수 있었다. 또한 각 표준에 따라 출력전류는 5 mA~240 mA, 변조율은 100 %, 30 %~5 %까지 조정 가능하도록 하였다. 13.56 ㎒ RFID 리더기는 CMOS 0.18 ㎛ 공정과 3.3V 단독전압을 사용하였다. 패드 제외한 칩 면적은 1.5 ㎜ × 1. 5㎜ 이다. In this paper, the transceiver for RFID reader using 13.56㎒ as a carrier frequency and meeting International Standard ISO 14443 type A, 14443 type B and 15693 is presented. The receiver is composed of envelope detector, VGA(Variable Gain Amplifier), filter, comparator to recovery the received signal. The proposed automatic reference voltage generator, positive peak detector, negative peak detector, and data slicer circuit can adjust the decision level of reference voltage over the received signal amplitudes. The transmitter is designed to drive high voltage and current to meet the 15693 specification. By using inductor loading circuit which can swing more than power supply and drive large current even under low impedance condition, it can control modulation rate from 30 percent to 5 percent, 100 percent and drive the output currents from 5 mA to 240 mA depending on standards. The 13.56 ㎒ RFID reader is implemented in 0.18 ㎛ CMOS technology at 3.3V single supply. The chip area excluding pads is 1.5㎜ × 1.5㎜.