디지털 온도보상에 의한 버스트 모드 광송신기의 구현

강호용(Ho-Yong Kang),채상훈(Sang-Hoon Chai) 大韓電子工學會 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.8

마이크로프로세서를 사용하여 디지털 방식에 의해 온도보상을 하는 버스트 모드 광송신기를 구현하였다. 기존 실시간으로 신호를 처리하는 아날로그 방식의 온도보상 방법에 비하여, 본 연구에서 구현한 디지털 방식의 온도보상은 신호를 샘플링 처리함으로써 고속 버스트 모드 광신호를 효과적으로 처리할 수 있다. 온도보상을 위한 디지털 자동전력조절 방식은 데이터 전송속도에 영향을 받지 않을 뿐만 아니라, 아날로그 방식에 비해 보다 정확하고 효율적이므로 Gb/s 이상의 고속 버스트 광신호처리에 유용하게 사용될 수 있다. We have implemented a bust mode optical transmitter using digital temperature compensation architecture with a microprocessor. Instead of previous analog real time technique, we used digital sampling and holding technique for the temperature compensation in order to get stable high speed data transmission of the laser diode. This digital temperature compensation technique should be complemented the previous analog method with accuracy and effectiveness in the over Gb/s transmitting application.

고신뢰 무선센서네트워크를 이용한 실시간 수질 모니터링 시스템

강호용 ( Ho Yong Kang ),장윤선 ( Youn Seon Jang ) 한국센서학회 2015 센서학회지 Vol.24 No.5

In this paper, real-time water quality monitoring system of small water supply facilities based on IEEE 802.15.4e-2012 DSME MAC and IEEE 802.15.4g-2012 PHY standard is presented, which is capable to acquire for highly reliable water quality information in the wide outdoor areas for effective water quality management of small water quality facilities is distributed in the long distance and remote areas. Previously, Long distance transmission is difficult in most water quality sensor module is using RS-485 protocol. But with this system, even in harsh outdoor environment, it is possible to establish a radio wave sensor in a wide area network, and not only water quality sensor shall be connected to the wireless system, but also wireless integrated management system shall provide more effective way of management of the numerous small water supply facilities spread throughout the community, so that the administrator can remotely monitor the data of water turbidity, pH, residual chlorine in the water-supply, water-level, and generate alarm to cope with risks. The management of small water facilities is done by residents will be very effective to notice water quality information of small water facilities to residents.

UGS 서비스를 위한 IEEE 802.15.4k 기반 LPWA 네트워크 구현

강호용(Ho-Yong Kang),김현학(Hyun-Hak Kim),김건(Geon Kim),이재흠(Jae-Heum Lee),이인환(In-Hwan Lee) 한국통신학회 2017 한국통신학회 학술대회논문집 Vol.2017 No.6

USN 센서노드용 5.0㎓ 광대역 RF 주파수합성기의 구현

강호용(Ho-Yong Kang),김세한(Se-Han Kim),표철식(Cheol-Sig Pyo),채상훈(Sang-Hoon Chai) 大韓電子工學會 2011 電子工學會論文誌-SD (Semiconductor and devices) Vol.48 No.4

IEEE802.15.4 체계의 USN 센서노드 무선통신부에 내장하기 위한 5.0㎓ 광대역 RF 주파수 합성기를 0.18㎛ 실리콘 CMOS 기술을 이용하여 제작하였다. 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, Σ-Δ 모듈레이터 분수형 분주기, PLL 공통 회로 등의 설계 최적화에 중점을 두고 설계하였으며, 특히 VCO는 N-P MOS 코어 구조 및 12단 캡 뱅크를 적용하여 고속 및 광대역 튜닝 범위를 동시에 확보하였다. 설계된 칩의 크기는 1.1*0.7㎟이며, IP로 활용하기 위한 코어부분의 크기는 1.0*0.4㎟이다. 주파수합성기를 제작한 다음 측을 통하여 분석해 본 결과 발진 범위 및 주파수 특성이 양호하게 나타났다. This paper describes implementation of the 5.0㎓ RF frequency synthesizer with 0.18㎛ silicon CMOS technology being used as an application of the IEEE802.15.4 USN sensor node transceiver modules. To get good performance of speed and noise, design of the each module like VCO, prescaler, 1/N divider, fractional divider with Σ-Δ modulator, and common circuits of the PLL has been optimized. Especially to get excellent performance of high speed and wide tuning range, N-P MOS core structure and 12 step cap banks have been used in design of the VCO. The chip area including pads for testing is 1.1*0.7㎟, and the chip area only core for IP in SoC is 1.0*0.4㎟. Through analysing of the fabricated frequency synthesizer, we can see that it has wide operation range and excellent frequency characteristics.

RF PLL용 프로그램 가능한 14GHz 주파수분할기의 설계

강호용(Ho-Yong Kang),채상훈(Sang-Hoon Chai) 大韓電子工學會 2011 電子工學會論文誌-SD (Semiconductor and devices) Vol.48 No.1

MBOA 등 UWB 시스템에 적용하기 위한 프로그램 가능한 RF PLL용 주파수분할기를 0.18㎛ 실리콘 CMOS 기술을 이용하여 설계하였다. 고속 저잡음 특성을 얻기 위하여 주파수 분할기 단위요소를 수퍼다이나믹 회로를 사용하여 설계하였으며, 프로그램 가능한 분할비를 얻기 위하여 스위치 단을 사용하였다. 또한 다이나믹 회로가 갖고 있는 주파수 대역의 제한 문제를 해결하기 위하여 주파수 분할기 단위요소 회로에 사용하는 부하저항의 크기를 변경하는 방법을 사용하였다. 설계된 회로에 대하여 시뮬레이션해 본 결과 동작 주파수 범위는 1~14GHz 범위로서 빠르고 넓은 주파수 대역의 동작 특성을 보였다. This paper describes design of a programmable frequency synthesizer for RF PLL with 0.18㎛ silicon CMOS technology being used as an application of the UWB system like MBOA. To get good performance of speed and noise super dynamic circuits was used, and to get programmable division ratio switching circuits was used. Especially to solve narrow bandwidth problem of the dynamic circuits load resistance value of unit divider block was varied. Simulation results of the designed circuit shows very fast and wide operation characteristics as 1~14GHz frequency range.

USN 센서노드용 5.0㎓ 광대역 RF 주파수합성기의 설계

강호용(Ho-Yong Kang),김내수(Nae-Soo Kim),채상훈(Sang-Hoon Chai) 대한전자공학회 2008 電子工學會論文誌-CI (Computer and Information) Vol.45 No.6

IEEE802.15.4 체계의 USN 센서노드 무선통신부에 내장하기 위한 5.0㎓ 광대역 RF 주파수 합성기를 0.18㎛ 실리콘 CMOS 기술을 이용하여 설계하였다. 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, Σ-Δ 모듈레이터 분수형 분주기, PLL 공통 회로 등의 설계 최적화에 중점을 두고 설계하였으며, 특히 VCO는 N-P MOS 코어 구조 및 12단 캡 뱅크를 적용하여 고속 저전력 및 광대역 튜닝 범위를 확보하였다. 설계된 칩의 크기는 1.1*0.7㎟이며, IP로 활용하기 위한 코어부분의 크기는 1.0*0.4㎟이다. 2가지 종류의 주파수합성기를 설계한 다음 모의실험을 통하여 비교 분석해 본 결과 일부 특성만 개선한다면 IP로써 사용하는데 문제가 없을 것으로 나타났다. This paper describes implementation of the 5.0㎓ RF frequency synthesizer with 0.18㎛ silicon CMOS technology being used as an application of the IEEE802.15.4 USN sensor node transceiver modules. To get good performance of speed and noise, design of the each module like VCO, prescaler, 1/N divider, fractional divider with Σ-Δ modulator, and common circuits of the PLL has been optimized. Especially to get good performance of speed, power consumption, and wide tuning range, N-P MOS core structure has been used in design of the VCO. The chip area including pads for testing is 1.1*0.7 ㎟, and the chip area only core for IP in SoC is 1.0*0.4㎟. Through comparing and analysing of the designed two kind of the frequency synthesizer, we can conclude that if we improve a litter characteristics there is no problem to use their as IPs.

USN 센서노드용 1.9㎓ RF 주파수합성기의 구현

강호용(Ho-Yong Kang),김내수(Nae-Soo Kim),채상훈(Sang-Hoon Chai) 대한전자공학회 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.5

USN 센서노드 무선통신부에 내장하기 위한 1.9GHz RF 주파수 합성기를 0.18㎛ 실리콘 CMOS 기술을 이용하여 구현하였다. 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, Σ-Δ 모듈레이터 분수형 분주기, PLL 공통 회로 등의 설계 최적화에 중점을 두고 설계하였으며, 특히 VCO는 N-P MOS 코어 구조 및 캡 뱅크를 적용하여 고속 저전력 및 넓은 튜닝 범위를 확보하였다. 설계된 칩의 크기는 1.2x0.7㎟이며, IP로 활용하기 위한 코어 부분의 크기는 1.1x0.4㎟이다. 측정 결과 PLL 회로의 잡음 면에서도 문제가 될 만한 특정 스퍼는 발생하지 않았으며, 6㎒ 기본 스퍼에 해당하는 잡음은 -63.06㏈로 나타났다. 위상잡음 특성은 1㎒ 오프셋에서 -116.17㏈c/㎐로서 양호한 특성을 보였다. This paper describes implementation of the 1.9GHz RF frequency synthesizer with 0.18㎛ silicon CMOS techNoogy being used as an application of the USN sensor node transceiver modules. To get good performance of speed and noise, design of the each module like VCO, prescaler, 1/N divider, fractional divider with Σ-Δ modulator, and common circuits of the PLL has been optimized. Especially to get good performance of speed, power consumption, and wide tuning range, N-P MOS core structure has been used in design of the VCO. The chip area including pads for testing is 1.2x0.7㎟, and the chip area only core for IP in SoC is 1.1x0.4㎟. The test results show that there is no special spurs except -63.06㏈ of the 6㎒ reference spurs in the PLL circuitry. There is good phase noise performance like -116.17㏈c/㎐ in 1㎒ offset frequency.

사물인터넷(IoT) 기반 지하안전 모니터링 시스템

강호용(Ho-Yong Kang),김광수(Kwangsoo Kim),이인환(In-Hwan Lee) 대한토목학회 2017 대한토목학회지 Vol.65 No.9

IEEE 802.15.4g SUN 시스템용 RF 주파수 합성기의 구현

김동식(Dong-Shik Kim),윤원상(Won-Sang Yoon),채상훈(Sang-Hoon Chai),강호용(Ho-Yong Kang) 대한전자공학회 2016 전자공학회논문지 Vol.53 No.12

본 논문은 0.18㎛ 실리콘 CMOS 기술을 이용한 IEEE802.15.4g SUN 체계의 센서노드 무선통신부에 적용할 수 있는 RF 주파수 합성기의 구현에 대하여 기술하였다. 제안한 주파수 합성기는 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, Δ-Σ 모듈레이터 그리고 PLL 공통 회로 등의 설계 최적화가 이루어졌으며, 특히 VCO는 NP 코어 구조와 13단 캡 뱅크를 각각 적용하여 고속, 저잡음 및 광대역 튜닝 범위를 확보하였다. 제안된 주파수 합성기를 칩으로 제작하여 측정한 결과 출력 주파수 범위는 1483MHz∼2017MHz, 위상잡음은 100KHz 오프셋에서는 -98.63dBc/Hz, 1MHz 오프셋에서는 -122.05dBc/Hz로 양호한 특성을 얻을 수 있었다. This paper describes implementation of the RF frequency synthesizer with 0.18㎛ silicon CMOS technology being used as an application of the IEEE802.15.4g SUN sensor node transceiver modules. Design of the each module like VCO, prescaler, 1/N divider, Δ-Σ modulator, and common circuits of the PLL has been optimized to obtain high speed and low noise performance. Especially, the VCO has been designed with NP core structure and 13 steps cap-bank to get high speed, low noise, and wide band tuning range. The output frequencies of the implemented synthesizer is 1483MHz∼2017MHz, the phase noise of the synthesizer is –98.63dBc/Hz at 100KHz offset and –122.05dBc/Hz at 1MHz offset.

압전체를 이용한 에너지 수집 장치 개발 및 실험

김기영(Ki Young Kim),곽문규(Moon K. Kwak),강호용(Ho-Yong Kang),김내수(Nae-Soo Kim) 한국소음진동공학회 2008 한국소음진동공학회 학술대회논문집 Vol.2008 No.4