V-ROI를 이용한 고효율 실시간 차선 인식 알고리즘

이찬호,Lee, Chanho 한국전기전자학회 2012 전기전자학회논문지 Vol.16 No.4

자동차가 IT 기술과 융합되면서 편의성과 안전성 그리고 성능이 좋아지고 있다. 이와 관련하여 최근 자동차의 주행시 안전 및 주변 환경과 관련된 정보를 제공하기 위한 많은 알고리즘이 연구되고 있으며 차선 인식 또한 그 중 하나이다. 본 논문에서는 입력된 영상에서 차선 경계선을 인식한 뒤 ROI를 경계선 주변으로 제한하여 연산량을 줄이는 알고리즘을 제안한다. 제안된 알고리즘에서는 선처리 과정을 통해 차선 경계선으로 추정되는 영역의 주변만을 ROI로 지정하는 V-ROI를 이용하여 연산 영역을 줄이고 이를 통해 연산량과 연산 시간을 줄인다. 또한 차선 인식의 경우 고해상도의 영상이 필요하지 않으므로 입력 영상을 축소하여 차선 인식 알고리즘을 적용하는 방법을 통하여 영상의 해상도에 관계없이 연산량을 비슷하게 유지할 수 있다. 제안한 알고리즘을 C++와 OpenCV 라이브러리를 이용하여 구현하였으며 초당 30 프레임 이상을 처리하는 실시간 동작을 확인하였다. Information technology improves convenience, safety, and performance of automobiles. Recently, a lot of algorithms are studied to provide safety and environment information for driving, and lane detection algorithm is one of them. In this paper, we propose a lane detection algorithm that reduces the amount of calculation by reducing region of interest (ROI) after preprocessing. The proposed algorithm reduces the area of ROI a lot by determining the candidate regions near lane boundaries as V-ROI so that the amount of calculation is reduced. In addition, the amount of calculation can be maintained almost the same regardless of the resolutions of the input images by compressing the images since the lane detection algorithm does not require high resolution. The proposed algorithm is implemented using C++ and OpenCV library and is verified to work at 30 fps for realtime operation.

고속 메모리의 전송선 지연시간을 적응적으로 반영하는 메모리 제어기 구조

이찬호,구교철,Lee, Chanho,Koo, Kyochul 한국전기전자학회 2013 전기전자학회논문지 Vol.17 No.2

고속의 동작 주파수를 갖는 메모리 제어기를 설계하여 PCB에서 고속 메모리와 통신을 할 경우 연결선의 길이와 배치에 따라 데이터가 전달되는 시간이 달라진다. 따라서 메모리 제어기를 설계한 뒤 PCB 상에서 메모리와 연결하여 동작시킬 때마다 이러한 지연시간이 달라져 제어기의 입출력 회로를 다시 설계하거나 초기화시 내부 설정을 바꾸어 주어야 한다. 본 논문에서는 이러한 문제를 해결하기 위해 제어기 내부에 초기화 단계에서 메모리에 테스트 패턴을 쓰고 읽으며 지연시간을 측정하고 적응적으로 지연시간을 고려한 입출력 회로를 구성하는 학습 방법을 제안한다. 제안한 학습 방법에서는 테스트 패턴을 쓰고 최소 시간 단위로 데이터를 읽는 타이밍을 바꾸어 가며 차례로 읽기를 시도하여 테스트 패턴이 정확히 읽히는 타이밍을 기억하여 초기화가 끝난 뒤 정상 동작을 시작하였을 때 학습 결과를 반영하여 메모리 접근을 시도한다. 제안한 학습 방법을 이용하면 PCB에 새로운 시스템을 구성하여도 초기화시 지연시간을 새로 설정하므로 제어기와 메모리의 통신 지연 문제를 해결할 수 있다. 제안한 방식은 고속의 SRAM, DRAM, 플래시 메모리 등에 사용 가능하다. The delay times due to the propagating of data on PCB depend on the shape and length of interconnection lines when memory controllers and high speed memories are soldered on the PCB. The dependency on the placement and routing on the PCB requires redesign of I/O logic or reconfiguration of the memory controller after the delay time is measured if the controller is programmable. In this paper, we propose architecture of configuring logic for the delay time estimation by writing and reading test patterns while initializing the memories. The configuration logic writes test patterns to the memory and reads them by changing timing until the correct patterns are read. The timing information is stored and the configuration logic configures the memory controller at the end of initialization. The proposed method enables easy design of systems using PCB by solving the problem of the mismatching caused by the variation of placement and routing of components including memories and memory controllers. The proposed method can be applied to high speed SRAM, DRAM, and flash memory.

고속 교통표시판 인식 알고리즘

이찬호,Lee, Chanho 한국전기전자학회 2012 전기전자학회논문지 Vol.16 No.4

자동차가 IT 기술과 융합되면서 편의성과 안전성 그리고 성능이 좋아지고 있다. 이와 관련하여 최근 자동차의 주행시 안전 및 주변 환경과 관련된 정보를 제공하기 위한 많은 알고리즘이 연구되고 있으며 교통표지판 인식 또한 그 중 하나이다. 교통표지판 인식은 안전 운전에 필요한 중요한 정보를 제공해 준다. 본 논문에서는 연산 시간 감소에 중점을 두어 교통표지판을 탐지하고 판별하는 인식 알고리즘을 제안한다. 제안한 알고리즘에서는 색상 임계값을 이용하여 교통표지판 후보를 분할하고 다각형 근사법을 이용하여 적절한 다각형을 찾는다. 이렇게 찾은 패턴에 대해 SURF와 ORB 알고리즘을 이용하여 데이터베이스와 비교하여 교통표지판을 식별한다. Information technology improves convenience, safety, and performance of automobiles. Recently, a lot of algorithms are studied to provide safety and environment information for driving, and traffic sign recognition is one of them. It can provide important information for safety driving. In this paper, we propose a method for traffic sign detection and identification concentrating on reducing the computation time. First, potential traffic signs are segmented by color threshold, and a polygon approximation algorithm is used to detect appropriate polygons. The potential signs are compared with the template signs in the database using SURF and ORB feature matching method.

개선된 PPHT를 이용한 선분 인식 알고리즘

이찬호,문지현,응웬 두이 풍,Lee, Chanho,Moon, Ji-hyun,Nguyen, Duy Phuong 한국전기전자학회 2016 전기전자학회논문지 Vol.20 No.1

영상 인식에서 널리 이용되는 PPHT(Progressive Probability Hough Transform)는 직선을 정확하게 인식하는 우수한 알고리즘이나 원본 영상이 선명하지 않거나 복잡하여 잡음 성분이 많은 경우 인식률이 감소하는 문제가 있다. 이러한 문제를 해결하기 위해 잡음에 강하고 손상된 가장자리 패턴을 복구하며 직선을 인식하는 개선된 PPHT 방식을 제안한다. 제안하는 알고리즘은 픽셀 단위로 직선을 추적하고 검증하여 선분을 검출하는 방식으로 잡음의 영향을 최소화하고 손상된 가장자리 패턴을 일정 범위 내에서 복구하여 인식률을 증가시켰다. 제안한 알고리즘을 차선 인식에 적용하여 직선의 오인식률을 30% 이상 감소시키고 선분 인식률이 15%까지 증가함을 확인하였다. The detection rate of Progressive Probability Hough Transform(PPHT) is decreased when a lot of noise components exist due to an unclear or complex original image although it is quite a good algorithm that detects line segments accurately. In order to solve the problem, we propose an improved line detecting algorithm which is robust to noise components and recovers slightly damaged edges. The proposed algorithm is based on PPHT and traces a line segments by pixel and checks of it is straight. It increases the detection rate by reducing the effect of noise components and by recovering edge patterns within a limited pixel size. The proposed algorithm is applied to a lane detection method and the false positive detection rate is decreased by 30% and the line detection rate is increased by 15%.

H.264 복호기를 위한 스케일러블 인트라 예측기 구조 설계

이찬호(Chanho Lee) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.11

H.264는 ITU-T와 ISO/IEC의 최신 동영상 압축 코덱 규격으로 MPEG-2보다 2배 이상의 압축률과 고화질로 최근 그 적용영역을 급격히 넓혀 가고 있다. H.264는 QVGA급의 작은 영상부터 HD 크기의 넓은 영상까지 다양하게 적용되므로 응용 분야에 따라 그 구조가 달라진다. 본 논문에서는 H.264 복호기의 인트라 예측기에 대해 응용 분야에 따라 구조를 쉽게 확장할 수 있는 스케일러블(scalable) 구조를 제안하고 이 구조에 따라 인트라 예측기를 설계하여 동작과 성능을 검증하였다. 제안된 구조는 인트라 예측기 내부의 연산기 수를 1~4개까지 변화시키면서 성능을 4배까지 향상시킬 수 있다. 또한 효율적인 버퍼 관리를 통해 메모리 접근을 최소화 하여 전력 소모를 줄였다. 제안된 인트라 예측기는 Verilog-HDL을 이용하여 설계하고 FPGA상에서 동작을 검증하였다. 이를 바탕으로 연산기 수에 따른 인트라 예측기의 성능을 분석하였다. H.264 is a video coding standard of ITU-T and ISO/IEC, and widely spreads its application due to its high compression ratio more than twice that of MPEG-2 and high image quality. It has different architecture depending on demands since it is applied from small image of QVGA to large size of HD. In this paper, We propose a scalable architecture for intra-prediction of H.264 decoders. The proposed scheme has a scalable architecture that can accommodate up to 4 processing elements depending on performance demands and can reduce the number of access to memory using efficient memory management so as to be energy-efficient. We design the intra-prediction unit using Verilog-HDL and verify it by prototyping using an FPGA. The performance is analyzed using the results of design.

타원 곡선 암호화를 이용한 영상 저작권 보호 시스템 설계

이찬호(Chanho Lee) 대한전자공학회 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.1

통신 기술이 발달하면서 유무선을 통한 네트워크 접속이 빈번해지고 고화질의 비디오/오디오 압축 방식의 출현으로 데이터의 교류는 더욱 활발해지고 있다. 데이터 교류의 증가로 개인 정보와 비디오/오디오 콘텐츠 등의 사업적 이윤을 목적으로 하는 유료정보에 대한 접근권한과 보호가 중요한 요소로 인식되고 있다. 따라서 본 논문에서는 타원 곡선 암호화 알고리즘을 이용한 디지털 미디어 저작권 보호 기술을 제안한다. 제안된 방식에서는 H.264 영상신호의 핵심 파라미터만을 암호화하여 암호 및 복호에 따른 부담을 줄이고 해당 정보를 복호하지 못할 경우 영상 재생이 안 되거나 매우 열악한 화질의 영상이 재생되도록 한다. 이러한 시스템을 구현하기 위해서는 영상 재생 단말기에 암호 복호화 하드웨어가 필요하다. 제안된 시스템의 동작을 검증하기 위해 재구성 가능한 타원곡선 암호화 프로세서를 구현하고 H.264 영상 복호기에 적용하였다. 검증 결과 암호화된 데이터를 복호하지 못하는 경우 영상이 제대로 재생되지 않음을 확인하였다. The advance of communication and networking technology enables high bandwidth multimedia data transmission. The development of high performance compression technology such as H.264 also encourages high quality video and audio data transmission. The trend requires efficient protection system for digital media rights. We propose an efficient digital media protection system using elliptic curve cryptography. Only key parameters are encrypted to reduce the burden of complex encryption and decryption in the proposed system, and the digital media are not played back or the quality is degraded if the encrypted information is missing. We need a playback system with an ECC processor to implement the proposed system. We implement an H.264 decoding system with a configurable ECC processor to verify the proposed protection system. We verify that the H.264 movie is not decoded without the decrypted information.

XSNP: 고성능 SoC 버스를 위한 확장된 SoC 네트워크 프로토콜

이찬호(Chanho Lee),이상헌(Sanghun Lee),김응섭(Eung-Sup Kim),이혁재(Hyuk-Jae Lee) 한국정보과학회 2006 정보과학회논문지 : 시스템 및 이론 Vol.33 No.8

최근, SoC 설계연구가 활발히 진행되고 있으며, 하나의 시스템에 보다 많은 수의 IP가 포함되고 있다. 많은 IP간의 효율적인 통신과 재사용율을 높이기 위해 다양한 프로토콜과 버스 구조들이 연구되고 있다. 기존의 공유 버스 구조의 문제점을 해결하기 위해 제안된 SNP(SoC Network Protocol)와 SNA(SoC Network Architecture)는 각각 peer-to-peer 방식의 프로토콜과 버스 구조이다. 한편 AMBA AHB는 대규모 SoC 시스템에 다소 부적절한 구조를 가짐에도 불구하고 산업 표준으로 자리매김 해왔다. 따라서 기존의 많은 IP들이 AMBA 인터페이스를 가지고 있으나 SNP와는 프로토콜과 완벽하게 호환되지 않는 문제점을 가지고 있다. 기존의 IP들의 인터페이스를 SNP로 바꾸기 전까지는 새로 제안된 버스 구조에서도 AMBA AHB와의 호환성을 완전히 배제할 수가 없다. 본 논문에서는 기존의 SNP가 확장된 XSNP(extended SNP) 스펙과 SNA 기반 시스템에서 이를 지원하는 SNA 컴포넌트를 제안한다. AMBA AHB와 SNP 사이의 프로토콜 변환을 지원하기 위해서 기존 SNP의 페이즈를 1 비트 확장하여 새로운 8개의 페이즈를 추가하였다. 따라서 AMBA 호환 가능한 IP는 SNP를 통해 성능 감쇠 없이 AHB-to-XSNP 변환기를 통해 통신할 수 있다. 또한 이러한 확장 방법은 AMBA AHB 뿐 아니라 SNP와 다른 버스 프로토콜 사이의 신호 변환에도 이용하여 SNP의 유연성과 성능을 향상시킬 수 있다. 제안된 구조의 검증/평가를 위해 다양한 시뮬레이션을 수행하였으며, AMBA AHB와의 호환성에 있어 문제가 없다는 것을 검증하였다. In recent years, as SoC design research is actively conducted, a large number of IPs are included in a system. Various bus protocols and bus architectures are designed to increase IP reusability. Among them, the AMBA AHB became a de facto standard although it is somewhat inadequate for a large scale SoC. We proposed SNP and SNA, high performance on-chip-bus protocol and architecture, respectively, to solve the problem of the conventional shared buses. However, it seems to be imperative that the new on-chip-bus system support AMBA-compatible IPs for a while since there are a lot of IPs with AMBA interface. In this paper, we propose an extended SNP specification and a corresponding SNA component to support ABMA-compatible IPs used in SNA-based system. We extend the phase of the SNP by 1 bit to add new 8 phases to support communication based on AMBA protocol without penalty of elongated cycle latency. The AHB-to-XSNP converter translates the protocol between AHB and SNP to attach AMBA-compatible IPs to SNA based system. We show that AMBA IPs can communicate through SNP without any degradation of performance using the extended SNP and AHB-to-XSNP converter.

효율적인 클리핑 기능을 갖는 3차원 그래픽 파이프라인 구조

이찬호(Chanho Lee) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.8

최근 모바일 기기에 3차원 그래픽 디지털 콘텐츠들이 증가함에 따라 휴대용 기기에 적합한 3차원 그래픽 가속기의 연구와 설계는 점점 중요한 이슈가 되고 있다. 본 논문에서는 저전력 3차원 그래픽 파이프라인에 적합한 효율적인 클리핑 구조를 제안한다. 많은 연산 사이클과 연산기를 필요로 하는 클리핑 연산을 두 단계로 나누어서 기하변환 엔진에서는 컬링 정렬(cull and sort) 유닛으로 구현하고, 실질적인 클리핑은 스캔 변환(scan conversion)에서 구현한다. 즉, 스캔 변환 처리기를 구성하고 있는 변처리 (edge walk) 유닛에서 Y축 클리핑을 함께 수행하고 스팬처리 (span processing) 유닛에서 X축과 Z축 클리핑을 함께 수행한다. 제안하는 기하 변환 엔진의 컬링 정렬 유닛은 기존 클리핑 유닛에 비해 면적과 동작 사이클이 크게 줄었고 스캔 변환 처리기의 면적은 거의 증가하지 않아 전반적으로 동작 속도 및 동작 효율을 높였다. 제안하는 클리핑 구조를 적용한 3차원 그래픽 가속기는 Verilog-HDL을 이용하여 설계하고 FPGA를 이용하여 검증하였다. Recently, portable devices which require small area and low power consumption employ applications using 3D graphics such as 3D games and 3D graphical user interfaces. We propose an efficient clipping engine algorithm which is suitable in 3D graphics pipeline. The clipping operation is divided into two steps: one is the selection process in the transformation engine and the other is the pixel clipping process in the scan conversion unit. The clipping operation is possible with addition of simple comparator. The clipping for the Y-axis is achieved in the edge walk stage and that for the X and Z-axis is performed in the span processing. The proposed clipping algorithm reduces the operation cycles and the area of of 3D graphics pipelines. We designed a 3D graphics pipeline with the proposed clipping algorithm using Verilog-HDL and verifies the operation using an FPGA.

DEA 모형을 이용한 우수감정평가법인의 효율성 분석

이찬호(Chanho Lee),김종기(Jongki Kim),황수진(Soojin Hwang),전진환(Jinwhan Jeon) 한국콘텐츠학회 2010 한국콘텐츠학회논문지 Vol.10 No.12

본 연구는 자료포락분석(DEA) 기법을 이용하여 우수감정평가법인의 효율성을 분석하고자 한다. DEA는 복수의 입력과 출력변수를 가지고 상대적인 효율성을 평가하는 기법이다. 우수감정평가법인의 상대적인 효율성을 평가하기 위하여 CCR-O와 BCC-O 모델을 사용하였다. 입력변수는 평가사의 수이고 출력변수는 매출액과 당기순이익이다. 국내의 13개 평가법인을 대상으로 연구를 수행하였으며 2008년 회계연도의 재무자료를 이용하였다. 연구결과는 다음과 같다. CCR-O 모델을 적용한 결과 우수감정평가법인의 기술적 효율성은 약 88.3%로 나타났다. BCC-O 모델을 적용하면 순수 기술적 효율성은 약 90%이고 규모의 효율성은 약 98.2%로 나타났다. DEA 분석결과 비효율성의 원인은 순수 기술적 효율성으로 나타남에 따라 경비절감 등을 통해 순수한 기술적 비효율성을 줄여나가야 할 것이다. This study aims to evaluate the efficiency of superior appraisal corporations using DEA(Data Envelopment Analysis). DEA is known as a method for evaluating relative efficiency of organizations with multiple inputs and outputs. We used CCR-O and BCC-O DEA models to evaluate relative efficiency of superior appraisal corporations. Input variable is number of appraisers, output variables are total sales and net income. Total of 13 appraisal corporations in Korea were selected for this study, and the data were collected from financial reports for 2008 fiscal year. The result of this study is summarized as follows. First, the average of superior appraisal corporation's technical efficiency score is about 88.3% by applying CCR-O model. Second, the average of superior appraisal corporation's pure technical efficiency score is about 90% and scale efficiency score is about 98.2% by applying BCC-O model. According to the result of DEA, the cause of inefficiency is pure technical efficiency.

차선 인식을 위한 적응적 도로 관심영역 결정 알고리즘

이찬호(Chanho Lee),정대균(Dajun Ding) 대한전자공학회 2014 전자공학회논문지 Vol.51 No.1

운전자 보조 시스템에서 도로 상태 정보는 안전한 운전을 위한 중요한 정보를 제공한다. 자동차에서의 입력 영상은 일반적으로 불필요한 영역도 포함하므로 도로 상태를 파악을 위한 관심영역(ROI)을 결정하고 나머지 영역을 제거한 뒤 관심영역만 남겨 두면 연산 시간을 줄일 수 있다. 본 논문에서는 도로를 나타내는 특징적인 선분과 이로부터 얻어지는 소멸점을 이용하여 도로 영역을 찾는 영상기반의 도로 관심영역 결정 알고리즘을 제안한다. 선분들은 Canny 가장자리 탐지법과 허프 변환을 이용하여 찾고 소멸점은 칼만 필터를 이용하여 추적함으로써 잡음의 영향에 의한 오동작을 방지한다. 초기화 과정을 거치면 도로 관심영역을 매 프레임마다 정확히 결정할 수 있다. 제안한 방식은 C++와 OpenCV 라이브러리를 이용하여 SW로 구현하였으며 다양한 블랙박스 영상으로부터 도로 관심영역을 얻는데 성공하였다. 실험 결과 제안한 알고리즘은 잡음에 강하다는 것을 확인하였다. Road conditions can provide important information for driving safety in driving assistance systems. The input images usually include unnecessary information and they need to be analyzed only in a region of interest (ROI) to reduce the amount of computation. In this paper, a vision-based road ROI determination algorithm is proposed to detect the road region using the positional information of a vanishing point and line segments. The line segments are detected using Canny’s edge detection and Hough transform. The vanishing point is traced by a Kalman filter to reduce the false detection due to noises. The road ROI can be determined automatically and adaptively in every frame after initialization. The proposed method is implemented using C++ and the OpenCV library, and the road ROIs are obtained from various video images of black boxes. The results show that the proposed algorithm is robust.