신경회로망을 이용한 가변 구조 제어 시스템의 구현

양오,양해원,Yang, Oh,Yang, Hai-Won 대한전자공학회 1996 전자공학회논문지-B Vol.b33 No.8

This paper presents the implementation of variable structure control system for a linear or nonlinear system using neural networks. The overall control system consists of neural network controller and a reaching mode controller. While the former approximates the equivalent control input on the sliding surface, the latter is used to bring the entire system trajectories toward the sliding surface. No supervised learning procedures are needed and the weights of the neural network are tuned on-line automatically. The neural netowrk-based variable structure control system is applied to a nonlinare unstable inverted pendulum system through computer simulations, and implemented using a microcomputer (80486-50MHz) and applied to the DC servomotor position control system. Simulation and experimental results show the expected approximation sliding property is occurred. The proposed controller is compared with a PID controller and shows better performance than the PID controller in abrupt plant parameter change.

PD 제어기와 신경회로망을 이용한 유도전동기의 속도제어

양오,Yang, Oh 대한전자공학회 2002 電子工學會論文誌-SC (System and control) Vol.39 No.2

본 논문에서는 PD 제어기와 신경회로망을 이용하여 3상 유도전동기의 속도제어 시스템을 구현하고자 한다. PD 제어기는 초기의 제어를 담당하며 신경회로망의 초기 학습을 담당한다. 또한, 신경회로망은 비선형 매핑능력과 학습능력이 탁월하기 때문에 제어기로 많이 사용되며 특히 전향경로 신경망은 구조가 매우 간단하기 때문에 본 논문에서는 이를 이용하여 유도전동기의 속도제어 시스템에 구현하였다. 신경회로망의 입력으로는 모터의 기준속도, 엔코더를 이용하여 측정한 모터의 실제 속도와 제어입력 전류를 이용하였고, 온라인 상태로 학습되도록 하였다. 본 논문에서 제안된 알고리즘의 타당성을 보이기 위해 기존에 널리 사용되었던 PI 제어기와 비교평가를 하였으며 시뮬레이션과 실험결과로부터 초기운전 상태에서는 PD 제어기가 주로 제어를 담당하지만 시간이 지남에 따라 신경회로망이 학습되어 신경회로망이 주 제어기가 됨을 확인하였다. 아울러, 제안된 하이브리드 제어기가 PI 제어기보다 우수하고 특히 부하변동과 같은 외란에 강인함을 알 수 있었으며, 정상상태 오차가 현저히 감소하여 정밀한 속도제어가 가능함을 확인하였다. This paper presents the implementation of the speed control system for 3 phase induction motor using PD controller and neural networks. The PD controller is used to control the motor and to train neural networks at the first time. And neural networks are widely used as controllers because of a nonlinear mapping capability, we used feedforward neural networks(FNN) in order to simply design the speed control system of the 3 phase induction motor. Neural networks are tuned online using the speed reference, actual speed measured from an encoder and control input current to motor. PD controller and neural networks are applied to the speed control system for 3 phase induction motor, are compared with PI controller through computer simulation and experiment respectively. The results are illustrated that the output of the PD controller is decreased and feedforward neural networks act main controller, and the proposed hybrid controllers show better performance than the PI controller in abrupt load variation and the precise control is possible because the steady state error can be minimized by training neural networks.

리칭모드 제어기와 신경 회로망을 이용한 유도전동기의 위치제어

양오,Yang, Oh 대한전자공학회 2000 電子工學會論文誌-SC (System and control) Vol.37 No.3

본 논문에서는 리칭모드 제어기와 신경 회로망을 이용하여 3상 유도전동기의 위치제어 시스템을 구현한다. 리칭모드 제어기는 위치오차와 속도오차의 궤적을 슬라이딩 평면으로 들어가도록 하고 신경회로망의 초기학습을 담당한다. 리칭모드 제어기의 구조는 슬라이딩 평면의 스위칭 함수로부터 간단히 구성하였다. 또한, 신경 회로망은 전향경로 신경망으로 구성되며 비선형 매핑능력과 탁월한 학습능력을 이용하여 유도전동기의 등가제어입력을 학습하도록 하였고 신경 회로망의 입력으로는 모터의 기준속도, 기준위치 및 엔코더를 이용하여 측정된 모터의 실제속도와 위치 등을 이용하였고 온라인 상태로 학습되도록 하였다. 이와 같이 복합적으로 구성된 제어기들을 유도전동기의 위치제어 시스템에 적용하였다. 본 논문에서 제안된 알고리즘의 타당성을 보이기 위해 기존의 PI 제어기와 비교평가를 하였으며 시뮬레이션과 실험결과로부터 초기운전 상태에서는 리칭모드 제어기가 주로 제어를 담당하지만 시간이 지남에 따라 신경회로망이 학습되어 신경 회로망이 주 제어기가 됨을 확인하였다. 아울러, 제안된 제어기가 PI 제어기보다 우수하고 특히 부하변동과 같은 외란에 강인함을 알 수 있었으며, 정상상태 오차가 현저히 감소하여 정밀한 제어가 가능함을 확인하였다. This paper presents the implementation of the position control system for 3 phase induction motor using reaching mode controller and neural networks. The reaching mode controller is used to bring the position error and speed error trajectories toward the sliding surface and to train neural networks at the first time. The structure of the reaching mode controller consists of the switch function of sliding surface. And feedforward neural networks approximates the equivalent control input using the reference speed and reference position and actual speed and actual position measured form an encoder and, are tuned on-line. The reaching mode controller and neural networks are applied to the position control system for 3 phase induction motor and, are compared with a PI controller through computer simulation and experiment respectively. The results are illustrated that the output of reaching mode controller is decreased and feedforward neural networks take charge of the main part for the control action, and the proposed controllers show better performance than the PI controller in abrupt load variation and the precise control is possible because the steady state error can be minimized by training neural networks.

FPGA를 이용한 시퀀스 로직 제어용 고속 프로세서 설계

양오,Yang, Oh 대한전기학회 1999 전기학회논문지A Vol.48 No.12

This paper presents the design of high speed processor for a sequence logic control using field programmable gate array(FPGA). The sequence logic controller is widely used for automating a variety of industrial plants. The FPGA designed by VHDL consists of program and data memory interface block, input and output block, instruction fetch and decoder block, register and ALU block, program counter block, debug control block respectively. Dedicated clock inputs in the FPGA were used for high speed execution, and also the program memory was separated from the data memory for high speed execution of the sequence instructions at 40 MHz clock. Therefore it was possible that sequence instructions could be operated at the same time during the instruction fetch cycle. In order to reduce the instruction decoding time and the interface time of the data memory interface, an instruction code size was implemented by 16 bits or 32 bits respectively. And the real time debug operation was implemented for easy debugging the designed processor. This FPGA was synthesized by pASIC 2 SpDE and Synplify-Lite synthesis tool of Quick Logic company. The final simulation for worst cases was successfully performed under a Verilog HDL simulation environment. And the FPGA programmed for an 84 pin PLCC package was applied to sequence control system with inputs and outputs of 256 points. The designed processor for the sequence logic was compared with the control system using the DSP(TM320C32-40MHz) and conventional PLC system. The designed processor for the sequence logic showed good performance.

FPGA를 이용한 유도 전동기의 디지털 전류 제어 시스템 구현

양오,Yang, Oh 대한전자공학회 1998 電子工學會論文誌, C Vol.c35 No.11

본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다. In this paper, a digital current control system using a FPGA(Field Programmable Gate Array) was implemented, and the system was applied to an induction motor widely used as an industrial driving machine. The FPGA designed by VHDL(VHSIC Hardware Description Language) consists of a PWM(Pulse Width Modulation) generation block, a PWM protection block, a speed measuring block, a watch dog timer block, an interrupt control block, a decoder logic block, a wait control block and digital input and output blocks respectively. Dedicated clock inputs on the FPGA were used for high-speed execution, and an up-down counter and a latch block were designed in parallel, in order that the triangle wave could be operated at 40 MHz clock. When triangle wave is compared with many registers respectively, gate delay occurs from excessive fan-outs. To reduce the delay, two triangle wave registers were implemented in parallel. Amplitude and frequency of the triangle wave, and dead time of PWM could be changed by software. This FPGA was synthesized by pASIC 2SpDE and Synplify-Lite synthesis tool of Quick Logic company. The final simulation for worst cases was successfully performed under a Verilog HDL simulation environment. And the FPGA programmed for an 84 pin PLCC package was applied to digital current control system for 3-phase induction motor. The digital current control system of the 3 phase induction motor was configured using the DSP(TMS320C31-40 MHz), FPGA, A/D converter and Hall CT etc., and experimental results showed the effectiveness of the digital current control system.

FPGA를 이용한 시퀀스 제어용 32비트 마이크로프로세서 설계

양오,Yang, Oh 대한전자공학회 2003 電子工學會論文誌-SD (Semiconductor and devices) Vol.40 No.6

본 논문은 FPGA를 이용하여 시퀀스 제어용 32비트 마이크로프로세서를 설계하였다. 이를 위해 VHDL을 이용하여 톱-다운 방식으로 마이크로프로세서를 설계하였으며, 고속처리의 문제점을 해결하기 위해 프로그램 메모리부와 데이터 메모리부를 분리하여 설계함으로써 인스트럭션을 페치 하는 도중에 시퀀스 명령을 실행할 수 있는 Harvard 구조로 설계하였다. 또한 마이크로프로세서의 명령어들을 시퀀스제어에 적합하도록 RISC형태의 32 비트 명령어로 고정하여 명령어의 디코딩 시간과 데이터 메모리의 인터페이스 시간을 줄였다. 특히 설계된 마이크로프로세서의 실시간 디버깅 기능을 구현하기 위해 싱글 스텝 런, 일정 프로그램 카운터 브레이크, 데이터 메모리와 일치시 정지 기능 등을 구현함으로써 구현된 프로세서의 디버깅을 쉽게 하였다. 또한, 시퀀스제어에 적합한 펄스명령, 스텝 콘트롤 명령, 마스터 콘트롤 명령 등과 같은 비트 조작 명령과, BIN형과 BCD형 산술명령, 배럴 쉬프트명령 등을 구현하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 자이링스(Xilinx)사의 V600EHQ240(60만 게이트)과 Foundation 4.2i를 사용하여 로직을 합성하였다. Foundation 합성툴 환경에서 시뮬레이션과 실험에서 성공적으로 수행되었다. 본 논문에서 구현된 시퀀스 제어용 마이크로프로세서의 우수성을 보이기 위해 시퀀스제어용 명령어를 많이 가지고 있는 Hitachi사의 마이크로프로세서인 H8S/2148과 성능을 비교하여 본 논문에서 설계된 시퀀스 제어용 프로세서가 우수함을 확인하였다. This paper presents the design of 32 bit microprocessor for a sequence control using a field programmable gate array(FPGA). The microprocessor was designed by a VHDL with top down method, the program memory was separated from the data memory for high speed execution of sequence instructions. Therefore it was possible that sequence instructions could be operated at the same time during the instruction fetch cycle. In order to reduce the instruction decoding time and the interface time of the data memory interface, an instruction code size was implemented by 32 bits. And the real time debug operation was implemented for easeful debugging the designed processor with a single step run, PC break point run, data memory break point run. Also in this designed microprocessor, pulse instructions, step controllers, master controllers, BM and BCD type arithmetic instructions, barrel shift instructions were implemented for sequence logic control. The FPGA was synthesized under a Xilinx's Foundation 4.2i Project Manager using a V600EHQ240 which contains 600,000 gates. Finally simulation and experiment were successfully performed respectively. For showing good performance, the designed microprocessor for the sequence logic control was compared with the H8S/2148 microprocessor which contained many bit instructions for sequence logic control. The designed processor for the sequence logic showed good performance.

수정된 PD 제어기와 신경 회로망을 이용한 하이브리드 제어 시스템의 구현

梁吾(Oh Yang),梁海元(Hai-Won Yang) 대한전기학회 1996 전기학회논문지 Vol.45 No.5

DSP를 이용한 단상 PFC의 설계

양오(Oh Yang) 대한전자공학회 2007 電子工學會論文誌-SC (System and control) Vol.44 No.6

본 논문에서는 DSP(TMS320F2812)를 사용하여 단상 역률개선을 디지털로 설계하였다. 이러한 승압형 역률개선 컨버터를 디지털로 구현하기 위하여 DSP는 컨버터의 입력전압과 인덕터전류, 컨버터의 출력전압이 필요하며 이를 DSP 내부에 있는 12비트 A/D변환기로 구현하였다. 승압을 위한 스위칭소자인 FET가 ON/OFF 될 때 심한 고주파 노이즈와 스위칭 리플이 발생한다. DSP에 의해 구현시 어느 시점에서 A/D 변환을 시작할지 결정하는 것은 대단히 중요하며 스위칭 노이즈가 발생하지 않는 곳에서 A/D 변환을 할 필요가 있다. PWM의 시비율(duty ratio)은 약 5 %에서 95 %까지 가변적이기 때문에 A/D 변환의 고정된 시작점을 찾을 수는 없다. 따라서 본 논문에서는 25 us 마다 PWM의 ON/OFF 폭을 미리 예측한 후 타이머를 이용하여 A/D 변환을 하도록 하였다. 실험 결과들로부터 광범위한 입력전압에 대하여 약 0.99의 역률과 80 Vdc 출력 전압에 대한 리플이 약 5 Vpp임을 확인하였다. 또한 윈도우즈 Xp 환경 하에서 수행되는 응용프로그램을 작성하여 원격에서 단상 PFC 컨버터의 각종 파라미터들과 전압 및 전류 제어기의 이득들을 모니터링하며 원격제어가 가능함을 보여 상용화의 가능성과 유용성을 제시하였다. This paper presents the design of single phase PFC(Power Factor Correction) using a DSP(TMS320F2812). In order to realize the proposed boost PFC converter in average current mode control, the DSP requires the A/D sampling values for a line input voltage, a inductor current, and the output voltage of the converter. Because of a FET switching noise, these sampling values contain a high frequency noise and switching ripple. The solution of A/D sampling keeps away from the switching point. Because the PWM duty is changed from 5% to 95%, we can't decide a fixed sampling time. In this paper, the three A/D converters of the DSP are started using the prediction algorithm for the FET ON/OFF time at every sampling cycle(40 ㎑). Implemented A/D sampling algorithm with only one timer of the DSP is very simple and gives the autostart of these A/D converters. From the experimental result, it was shown that the power factor was about 0.99 at wide input voltage, and the output ripple voltage was smaller than 5 Vpp at 80 Vdc output. Finally the parameters and gains of PI controllers are controlled by serial communication with Windows Xp based PC. Also it was shown that the implemented PFC converter can achieve the feasibility and the usefulness.

고 신뢰성 ATS 개발에 관한 연구

양오(Oh Yang),김민호(Min-Ho Kim) 대한전기학회 2000 대한전기학회 학술대회 논문집 Vol.2000 No.7

PD제어기와 신경망 제어기를 이용한 유도전동기의 속도제어

양오(Oh Yang),김윤서(Youn Seo Kim) 대한전기학회 2001 대한전기학회 학술대회 논문집 Vol.2001 No.7