개별적인 스케쥴러를 연산처리기에 결합시킨 PASC 프로세서

박노광(No-kwang Park),지승현(Sung-hyun Jee),김석일(Sukil Kim) 한국정보과학회 1998 한국정보과학회 학술발표논문집 Vol.25 No.1A

본 논문에서는 VLIW 프로세서의 성능 향상을 위하여 연산처리기와 이 연산처리기를 지원하는 스케쥴러는 쌍으로 구성하는 이들을 여러개 나열하여 만든 PASC(PArtitioned SCheduler) 프로세서를 제안하였다. PASC 프로세서에서 스케쥴러와 연산처리기로 구성된 쌍을 구성하는 스케쥴러는 단위명령어를 연산처리기로 이슈할 것인지 또는 자료종속성이나 연산자원이 충돌로 인하여 연산처리기를 단위사이클동안 정지시킬 것인지를 결정한다. 따라서 PASC 컴파일러는 긴명령어를 만들 때에 서로 자료종속성이 있는 단위명령어들을 하나의 긴명령어로 구성할 수 있으므로 기존이 VLIW 컴파일러에 비하여 컴파일 작업이 간단하다. 또한, 자료종속성이 있는 단위명령어들을 하나의 긴명령어로 구성하므로 목적코드내에 빈 명령어가 차지하는 크기가 작으며 자료의존성이 있는 여러개의 단위명령어를 동시에 fetch할 수 있으므로 루프를 실행하는데 필요한 사이클의 수를 기존의 VLIW 프로세서에서 루프를 실행시킬 경우에 비하여 줄일 수 있다.

SVLIW 프로세서와 VLIW 프로세서의 명령어 캐싱에 따른 성능 분석

지승현,박노광,김석일,Ji, Sung-Hyun,Park, No-Kwang,Kim, Suk-Il 한국전기전자학회 1997 전기전자학회논문지 Vol.1 No.1

실시간에 VLIW 명령어를 스케줄링하는 SVLIW 프로세서 구조는 실행 중 LNOP(긴 NOP 명령어)를 삽입하여 자원 충돌이나 자료 종속 문제를 스스로 해결할 수 있다. 따라서 SVLIW 프로세서에서는 메모리나 캐시에 적재되는 목적 코드로부터 LNOP 명령어를 제거할 수 있다. 그러므로 SVLIW 프로세서에서는 같은 크기의 캐시를 가진 VLIW 프로세서에 비하여 프로그램의 실행 도중에 발생하는 캐시 미스의 발생 빈도가 적어진다. 캐시 미스가 적게 발생하면 결국 평균 메모리 참조 시간이 짧아지므로 프로그램을 수행하는데 걸리는 실행 사이클의 수가 적어지게 된다. 이러한 특징은 한편 명령어 파이프라인 단계를 늘림으로 인한 영향을 상쇄할 수 있기 때문에 전체적으로 성능을 향상시킬 수 있다. 본 논문에서는 두 가지 프로세서 구조에서 어떤 응용 프로그램을 수행할 때 소요되는 실행 사이클을 예측하는 모델을 확립하고 이를 비교하였다. 또한, 시뮬레이션 결과로부터 캐시 미스가 발생하였을 때 메모리를 참조하는데 걸리는 시간이 길어질수록 SVLIW 프로세서에서의 실행 사이클이 VLIW 프로세서의 경우에 비하여 짧아지는 것을 확인할 수 있었다. SVLIW processor architectures can resolve resource collisions and data dependencies between the instructions while scheduling VLIW instructions at run-time. As a result, long NOP word instructions can be removed from the object code produced for the processor. Thus, the occurrence of cache misses on the SVLIW processor would be lesser than that on the same cache size VLIW processor. Less frequent cache misses on the SVLIW processor would incur less frequent memory access, and thus, the total execution cycles to complete an application would be shortened compared with cases on the VLIW processor. Such a feature eventually compromises effects of longer instruction pipeline stages than those of the VLIW processor. In this paper, we formulate and compare two execution cycle models of the two architectures. A simulation results show that the longer memory access cycles when cache miss occurs, the total execution cycles of SVLIW processor would be shorter than those of VLIW processor.

Ti-6Al-4V 합금의 고온 성형시 미세조직 예측에 관한 연구

이유환,신태진,박노광,심인옥,황상무,이종수,Lee You Hwan,Shin Tae Jin,Park No Kwang,Shim In Ok,Hwang Sang Moo,Lee Chong Soo 한국군사과학기술학회 2004 한국군사과학기술학회지 Vol.7 No.4

A study has been made to investigate the high temperature deformation behavior of Ti-6Al-4V alloyand to predict the final microstructure under given forming conditions. Equiaxed and $Widmanst\ddot{a}tten$ microstructures of Ti-6Al-4V alloys were prepared as initial microstructures. By performing the compression tests at high temperatures$(700\~1100^{\circ}C)$ and at a wide range of strain rates$(10^{-4}\~10^2/s)$, various parameters such as strain rate sensitivity(m) and activation energy(Q) were calculated and used to establish constitutive equations. When the specimens were deformed up to strain 0.6, equiaxed microstructure did not show any significant changes in microstructure, while $Widmanst\ddot{a}tten$ microstructure revealed considerable flow softening, which was attributed to the globularization of a platelet at the temperature range of $800\~970^{\circ}C$ and at the strain rate range of $10^{-4}\~10^{-2}/s$. To predict the final microstructure after forming, finite element analysis was performed considering the microstructural evolution during the deformation. The grain size and the volume fraction of second phase of deformed body were predicted and compared with the experimental results.

루프를 효과적으로 처리하는 PASC 프로세서 구조

지승현(Jee Sung Hyun),박노광(Park No Kwang),전중남(Jeon Joong Nam),김석일(Kim Suk Il) 한국정보처리학회 1999 정보처리학회논문지 Vol.6 No.5

This paper proposes PASC(PArtitioned SCeduler) processor architecture that equips with a number of functional unit and a individual scheduler pairs. Every scheduler of the PASC processor can determine whether a unit instruction can be issued to the associated functional unit or it is to be waited until next cycle caused by a resource collision or data dependencies. In the PASC processor, only the functional unit with a resource collision or data dependencies waits by executing a NOP(No Operation) instruction and the other functional units execute their own instructions. Therefore we can expect the code compaction effect on the PASC processor. Thus, the last instruction of a loop at certain iteration and the very first instruction of the loop at the next iteration can be scheduled simultaneously if the two instructions do not incur any resource collision or data dependencies. Therefore, we can expect that such two instructions without any resource collision and data dependencies are packed into the same very long instruction word and thus, the two instructions are executed concurrently at run time. As a result, we can shorten execution cycles of a loop comparing to the execution of the loop on a traditional VLIW or SVLIW processor architecture. Simulation result also promises faster execution of loops on a PASC processor architecture than those on a VLIW and SVLIW processor architecture.

명령어 캐시미스 중에도 파이프라인의 고착을 피할 수 있는 VLIW 구조의 성능향상

지승현(Sung-Hyun Jee),박노광(No-Kwang Park),김석일(Sukil Kim) 한국정보과학회 1999 정보과학회논문지 : 시스템 및 이론 Vol.26 No.3

본 논문에서는 명령어 수준의 병렬성을 다루는 세 가지 프로세서 모델을 정의하고 각 모델별로 명령어 파이프라인을 운용하는 방법에 따른 실행사이클의 변화를 연구하였다. 본 논문에서 고려한 세가지 모델은 1) 긴명령어 인출시 캐시미스가 발생하면 명령어 파이프라인이 정지되는 전통적인 VLIW 구조, 2) 전통적인 VLIW 구조와 같이 긴명령어 인출시 캐시미스가 발생하면 명령어 파이프라인이 정지되나 실시간에 긴명령어를 실행유니트로 스케줄링할 수 있으므로 목적코드에서 LNOP을 제거할 수 있는 구조 및 3) 2)의 구조에서 긴명령어를 인출하는 과정에서 캐시미스가 발생하더라도 LNOP을 분석 유니트로 제공하여 명령어 파이프라인을 계속 진행시키는 구조의 세 가지이다. 연구결과, 세 번째 구조에서 발생되는 LNOP의 수는 첫 번째 구조와 두 번째 구조에 비하여 적어서 동일한 응용 프로그램을 처리하는데 필요한 실행사이클의 수가 가장 짧았다. 여러 가치 벤치마크들에 대한 모의실험에서도 세 번째 구조가 다른 구조의 프로세서에 비하여 실행사이클의 수가 가장 짧음을 확인할 수 있었다. In this paper, we define three processor models dealing with ILP(Instruction Level Parallelism) and we study the variation of execution cycles according to the instruction pipeline operations. Three processor models in this paper include 1) a traditional VLIW processor architecture that stalls instruction pipeline whenever cache miss occurs while fetching a long instruction word, 2) a processor architecture that stalls instruction pipeline when cache miss occurs like the first processor architecture but can schedule long instruction words dynamically at run-time. Thus we can remove LNOPs from the object code of the first model, 3) a processor architecture that continues instruction pipeline operation since the fetch unit provides LNOPs to the decoding unit even though a cache miss occurs while fetching a long instruction word. The number of required LNOPs on the third model architecture is less than that on the first and second model architectures, and as a result, the number of cycles to execute the same application on the third model architecture is the least among three processor architectures. Simulation results of various benchmarks also confirm faster execution on the third model architecture than those on the first and/or second model architecture.

티타늄합금의 후방압출 공정해석 및 상분율 최적화

신태진,이유환,염종택,홍성석,박노광,심인옥,이종수,황상무,Shin Tae-Jin,Lee You-Hwan,Yeum Jong-Taek,Hong Sung-Suk,Park No-Kwang,Shim In-Ok,Lee Chong-Soo,Hwang Sang-Moo 한국군사과학기술학회 2004 한국군사과학기술학회지 Vol.7 No.2

Titanium alloys are vital elements for developing advanced structural components, especially in aerospace applications. However, process design for successful forming of titanium alloys is a difficult task, which has to be achieved within a very narrow range of process parameters. In this paper is a finite element based optimal design technique is presented and applied to volume fraction optimization process design in backward extrusion of titanium alloys.

덕트접속공법에 따른 누기량과 처짐강도 비교실험

김용기(Yong-Ki Kim),이태원(Tae-Won Lee),박노광(No-Kwang Park),차규석(Kyu-Seok Cha),허석(Seok Heo) 대한설비공학회 2001 대한설비공학회 학술발표대회논문집 Vol.2001 No.-

공조용 덕트의 누기 및 강도 성능에 관한 실험적 연구

이태원(Tae-Won Lee),김용기(Yong-Ki Kim),박노광(No-Kwang Park),차규석(Kyu-Seok Cha),허석(Seok Reo) 대한기계학회 2002 대한기계학회 춘추학술대회 Vol.2002 No.5

In recent years energy losses in the duct work of forced air distribution systems have come under intensive a matter of concern. Energy losses in the duct work are due mainly to air leakage. Air leakage rates in commercial building duct systems are generally difficult to measure accurately. However a synthesis of measurement from a set of light commercial buildings reported an average leakage rate of approximately 25% of the flow through the supply fan.<br/> This paper presented comparisons of various duct connection methods by performing the tests on the air leakage and the strength. 'CD duct work', which has cross-beading steel plate and double flange connection, shows the highest performance on leakage prevention and nearly the same depression strength as 'L shape steel flange connection'. It turned out to be possible for the CD duct work to be able to decrease its tnickness due to the higher performance of the air leakage, the depression and swelling strength than that of any other duct works.

항공기용 가스터빈 재료의 열처리에 따른 크리프 특성

공유식(Yu Sik Kong),오세규(Sae Kyoo Oh),박노광(No Kwang Park) 한국해양공학회 1999 韓國海洋工學會誌 Vol.13 No.4

In this paper, the creep properties and creep life prediction by Larson-Miller Parameter method for Udimet 720 to be used for aircraft gas turbine engines or other high temperature components were presented at the elevated temperatures of 538, 649 and 704℃.<br/> It was confirmed experimentally and quantitatively that a creep life predictive equation at such various high temperatures was well derived by LMP.

평면연삭에서 연삭력 변화와 숫돌수명

최성삼(Choi Soung Sam),구양(Koo Yang),곽재섭(Kwak Jae Seob),하만경(Ha Man Kyong),박노광(Park No Kwang) Korean Society for Precision Engineering 2002 한국정밀공학회지 Vol.19 No.3