http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 배효관 (검색결과 93 건)
- 무료
- 기관 내 무료
- 유료
-
-
배효관,Bae, Hyokwon Korean Society on Water Environment 2022 한국물환경학회지 Vol.38 No.4
Recently, an autotrophic single-stage nitrogen removal (ASSNR) process based on the anaerobic ammonium oxidation (ANAMMOX) reaction has been proven as an economical ammonia treatment. It is highly evident that double-layered gel beads are a promising alternative to the natural biofilm for ASSNR because of the high mechanical strength of poly(vinyl alcohol) (PVA)/alginate structure and efficient protection of ANAMMOX bacteria from dissolved oxygen (DO) due to the thick outer layer. However, the thick outer layer results in severe mass transport limitation and consequent lowered bacterial activity. Therefore, the effects of the thickness of the outer layer on the overall reaction rate were tested in the biofilm model using AQUASIM for ammonia-oxidizing bacteria (AOB), nitrite-oxidizing bacteria (NOB) and ANAMMOX bacteria. A thickness of 0.5~1.0 mm is preferred for the maximum total nitrogen (TN) removal. In addition, a DO of 0.5 mg/L resulted in the best total nitrogen removal. A higher DO induces NOB activity and consequent lower TN removal efficiency. The optimal density of AO B and NO B density was 1~10% for a 10% ANAMMOX bacterial in the double-layered PVA/alginate gel beads. The real effects of operating parameters of the thickness of the outer layer, DO and concentrations of biomass balance should be intensively investigated in the controlled experiments in batch and continuous modes.
-
자기조정 이중구동 경로를 가진 새로운 저전력 CMOS 버퍼
裵孝寬,柳凡善,趙泰元 대한전자공학회 2002 電子工學會論文誌-SC (System and control) Vol.39 No.3
A new CMOS buffer removing short-circuit power consumption is proposed. The gate-driving signal of the pull-up(pull-down) transistor at the output is controlled by delayed internal signal to get tri-state output momentarily by shunting off the path of the short-circuit current. The SPICE simulation results verified the operation of the proposed buffer and showed the enhancement of the power-delay product at 3.3V supply voltage about 42% comparing to the conventional tapered CMOS buffer[1]. 본 논문은 단락회로 전류를 없애기 위한 CMOS 버퍼회로에 대한 것이다. 최종 구동소자는 풀-업 PMOS와 풀-다운 NMOS로 구성하고 이를 구동하기 위해 두가지 경로를 입력신호로 선택되도록 하였다. 이러한 기법으로 최종 구동회로가 짧은 시간동안 tri-state가 되어 단락회로 전류를 차단하였다. 모의 실험 결과 전원전압 3.3V에서 전력-지연 곱을 기존의 Tapered 버퍼[1]와 비교하여 약 42% 줄일 수 있었다.
-
활성 클럭펄스로 제어되는 3.3V/5V 저전력 TTL-to-CMOS 입력 버퍼
배효관,류범선,조태원,Bae, Hyo-Kwan,Ryu, Beom-Seon,Cho, Tae-Won 한국전기전자학회 2001 전기전자학회논문지 Vol.5 No.1
본 논문에서는 입력이 TTL 전압 레벨일 때 저전력으로 동작하도록 설계된 TTL-to-CMOS 입력버퍼의 회로를 제안한다. 회로 구성은 내부 활성 클럭펄스로 제어되는 반전형 입력버퍼와 래치로 구성하고, 직류 단락전류를 제거하기 위해 클럭펄스가 로우상태일 때는 입력버퍼가 동작되지 않도록 하고 하이일 때만 정상적으로 동작되도록 하였다. 시뮬레이션을 수행한 결과 제안된 회로의 전력-지연 곱이 하나의 입력당 33.7% 줄어듬을 확인하였다. This paper describes a TTL-to-CMOS input buffer of an SRAM which dissipates a small operating power dissipation. The input buffer utilizes a transistor structure with latch circuit controlled by a internal activation clock pulse. During the low state of that pulse, input buffer is disabled to eliminate dc current. Otherwise, the input buffer operates normally. Simulation results showed that the power-delay product of the purposed input buffer is reduced by 33.7% per one input.
-
전원전압 감지기 및 가변 구동력을 가진 쓰기 구동기에 의한 저전력 SRAM 실현
배효관,류범선,조태원,Bae, Hyo-Gwan,Ryu, Beom-Seon,Jo, Tae-Won 대한전자공학회 2002 電子工學會論文誌-SC (System and control) Vol.39 No.2
본 논문은 전원전압 감지기와 소비전력이 적은 SRAM 쓰기 구동기에 대한 것이다. 전원전압 감지기는 전원전압이 기준전압보다 높을 때는 하이, 낮을 때는 로우를 발생한다. 쓰기 구동기는 쓰기 사이클에서 동작 전류를 줄이기 위해 가변 구동력을 가진 이중 크기 구조를 사용하였다. 전원전압 감지 결과에 따라 로우일 경우에는 두개의 구동기를 동작하게 하여 기존과 구동능력이 같고 하이일 경우에는 한개의 구동기만 동작하여 전류를 반으로 흘리도록 하여 저전력을 구현하였다. 0.6㎛ 3.3v/5v, CMOS 모델 파라메타를 가지고 모의 실험한 결과, 제안한 SRAM회로는 Vcc=3.3V에서 기존과 비교하여 전력소모를 22.6%, PDP(Power- delay-product)를 12.7% 감소한 결과를 보였다. This paper describes a supply voltage detector and SRAM write driver circuit which dissipates small power. The supply voltage detector generates high signal when supply voltage is higher than reference voltage, but low signal when supply voltage is lower than reference voltage. The write driver utilizes two same-sized drivers to reduce operating current in the write cycle. In the case of lower supply voltage comparing to Vcc, both drivers are active the same as conventional write driver, while in the case of high Vcc only one of two drivers are active so as to deliver the half of the current. As a result of simulation using 0.6${\mu}{\textrm}{m}$ 3.3v/5v, CMOS model parameter, the proposed SRAM scheme shows a 22.6% power reduction and 12.7% PDP reduction at Vcc=3.3V, compared to the conventional one.
-
전원전압 감지기 및 가변 구동력을 가진 쓰기 구동기에 의한 저전력 SRAM 실현
裵孝寬,柳凡善,趙泰元 대한전자공학회 2002 電子工學會論文誌-SC (System and control) Vol.39 No.3
This paper describes a supply voltage detector and SRAM write driver circuit which dissipates small power. The supply voltage detector generates high signal when supply voltage is higher than reference voltage, but low signal when supply voltage is lower than reference voltage. The write driver utilizes two same-sized drivers to reduce operating current in the write cycle. In the case of lower supply voltage comparing to Vcc, both drivers are active the same as conventional write driver, while in the case of high Vcc only one of two drivers are active so as to deliver the half of the current. As a result of simulation using 0.6㎛, 3.3V/5V, CMOS model parameter, the proposed SRAM scheme shows a 22.6% power reduction and 12.7% PDP reduction at Vcc=3.3V, compared to the conventional one. 본 논문은 전원전압 감지기와 소비전력이 적은 SRAM 쓰기 구동기에 대한 것이다. 전원전압 감지기는 전원전압이 기준전압보다 높을 때는 하이, 낮을 때는 로우를 발생한다. 쓰기 구동기는 쓰기 사이클에서 동작전류를 줄이기 위해 가변 구동력을 가진 이중 크기 구조를 사용하였다. 전원전압 감지 결과에 따라 로우일 경우에는 두개의 구동기를 동작하게 하여 기존과 구동능력이 같고 하이일 경우에는 한개의 구동기만 동작하여 전류를 반으로 흘리도록 하여 저전력을 구현하였다. 0.6㎛, 3.3V/5V, CMOS 모델 파라메타를 가지고 모의 실험한 결과, 제안한 SRAM회로는 Vcc=3.3V에서 기존과 비교하여 전력소모를 22.6%, PDP(power- delay-product)를 12.7% 감소한 결과를 보였다.
-
-
자기조정 이중구동 경로를 가진 새로운 저전력 CMOS 버퍼
배효관,류범선,조태원,Bae, Hyo-Gwan,Ryu, Beom-Seon,Jo, Tae-Won 대한전자공학회 2002 電子工學會論文誌-SC (System and control) Vol.39 No.2
본 논문은 단락회로 전류를 없애기 위한 CMOS 버퍼회로에 대한 것이다. 최종 구동소자는 풀-업 PMOS와 풀-다운 NMOS로 구성하고 이를 구동하기 위해 두가지 경로를 입력신호로 선택되도록 하였다. 이러한 기법으로 최종 구동회로가 짧은 시간동안 tri-state가 되어 단락회로 전류를 차단하였다. 모의 실험결과 전원전압 3.3V에서 전력-지연 곱을 기존의 Tapered 버퍼[1]와 비교하여 약 42% 줄일 수 있었다 A new CMOS buffer removing short-circuit power consumption is proposed. The gate-driving signal of the pull-up(pull-down) transistor at the output is controlled by delayed internal signal to get tri-state output momentarily by shunting off the path of the short-circuit current. The SPICE simulation results verified the operation of the proposed buffer and showed the enhancement of the power-delay product at 3.3V supply voltage about 42% comparing to the conventional tapered CMOS buffer(1).
-
하수처리장 에너지 자립화를 위한 하수 에너지 잠재력 회수 기술
배효관 한국물환경학회 2018 한국물환경학회지 Vol.34 No.1
Domestic sewage treatment plants (STPs) consume about 0.5 % of total electric energy produced annually, which is equivalentto 207.7 billion Korean won per year. To minimize the energy consumption and as a way of mitigating the depletion of energysources, the sewage treatment strategy should be improved to the level of “energy positive”. The core processes for the energypositive sewage treatment include A-stage for energy recovery and B-stage for energy-efficient nitrogen removal. Theintegrated process is known as the A/B-process. In A-stage, chemically enhanced primary treatment (CEPT) or high rateactivated sludge (HRAS) processes can be utilized by modifying the primary settling in the first stage of sewage treatment. CEPT utilizes chemical coagulation and flocculation, while HRAS applies returned activated sludge for the efficient recoveryof organic contents. The two processes showed organic recovery efficiencies ranging from 60 to 70 %. At a given recoveryefficiency of 80 %, 17.3 % of energy potential (1,398 kJ/m3) is recovered through the anaerobic digestion and combustion ofmethane. Besides, anaerobic membrane bioreactor (AnMBR) can recover 85% of organic contents and generate 1,580 kJ/m3from the sewage. The recovered energy is equal to the amount of energy consumption by sewage treatment equipped withanaerobic ammonium oxidation (ANAMMOX)-based B-stage, 810 ~ 1,620 kJ/m3. Therefore, it is possible to upgrade STPs asefficient as energy neutral. However, additional novel technologies, such as, fuel cell and co-digestion, should be applied toachieve “energy positive” sewage treatment.
-
ScienceON연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
