BCD 공정 기반 extended Hamming Code를 이용한 MTP IP 설계 : BCD 공정 기반 extended Hamming Code를 이용한 MTP IP 설계 = Design of MTP IP Using Extended Hamming Code Based on BCD Process

국문 초록 (Abstract)

차량용 PMIC （Power Management Integrated Circuit）에 적용되는 NVM （Non-Volatile Memory） IP는 트리밍 데이터 （Trimming Data）, 설정 데이터 （Configuration Data） 및 보정 데이터 （Calibration Data）를 저장하기 위해 사용되며, 차량 환경에서 요구되는 높은 신뢰성과 기능 안전성을 확보해야 한다. 특히 차량용 메모리에서는 공정 편차, 온도 변화 및 외부 노이즈에 의해 발생하는 소프트 오류에 대한 대응 능력이 중요하며, 데이터 오류 발생 시 시스템 오동작으로 이어질 수 있으므로 오류 검출（Error Detection） 및 오류 정정 （Error Correction） 기능이 요구된다.
일반적으로 BCD （Bipolar-CMOS-DMOS） 공정을 이용한 Double-Poly EEPROM은 우수한 특성을 가지지만 추가 마스크 공정으로 인해 제조 비용과 면적이 증가하는 단점이 있다. 또한 차량용 메모리 IP에 ECC （Error Correcting Code）를 적용할 경우 데이터 신뢰성은 향상될 수 있으나 ECC Logic에 의한 면적 증가가 발생한다.
본 논문에서는 130 nm BCD 공정을 기반으로 （39, 32） 확장형 해밍 코드 （Extended Hamming Code）를 이용한 SEC-DED （Single Error Correction–Double Error Detection） 기능의 ECC 내장형 4 Kb MTP （Multi-Time Programmable） IP를 제안하였다. Program 및 Erase 동작에 필요한 고전압 생성을 위해 VPP, VNN 및 VNNL 전하 펌프 회로를 설계하였으며, PVT 변화에 따른 발진 주기 변동을 감소시키기 위해 Current-Starved CMOS Inverter 기반 Ring Oscillator를 적용하였다. 특히 안정화된 내부 전압인 VPVR을 Ring Oscillator의 공급 전압으로 사용함으로써 외부 전원 변화의 영향을 최소화하였으며, 이를 통해 전하 펌프의 출력 전압 변동과 리플 전압을 감소시켜 고전압 생성 회로의 안정성을 향상시켰다. 또한 VPP, VNN 및 VNNL 전하 펌프가 하나의 Ring Oscillator를 공유하도록 설계하여 레이아웃 면적 효율도 개선하였다.
제안한 ECC 회로는 패리티 비트 생성 회로, 신드롬 코드 생성 회로, 오류 정정 회로 및 오류 플래그 회로로 구성되며, 이를 통해 단일 비트 오류 정정 （Single-Bit Error Correction）과 이중 비트 오류 검출（Double-Bit Error Detection） 기능을 수행하도록 설계하였다. 또한 ECC 기능 검증을 위해 단일 비트 오류 ECC 검증 모드와 이중 비트 오류 ECC 검증 모드를 제안하여 오류 주입 （Error Injection）에 기반한 기능 검증이 가능하도록 하였다.
한편 ECC Logic의 면적 최적화를 위해 기존 CMOS XOR 게이트 대신 6-트랜지스터 XOR 구조를 적용하였으며, 이를 통해 ECC 회로의 면적 효율을 향상시켰다. 또한 （13, 8） 및 （39, 32） Extended Hamming Code 구조에 대한 레이아웃 특성을 비교 분석하여 메모리 용량 증가에 따른 면적 효율을 평가하였다.
제안한 4 Kb MTP IP는 64행 × 78열 구조의 셀 어레이로 구성되었으며, −40℃~125℃의 차량용 동작 온도 범위에서 동작하도록 설계되었다. 모의실험 결과 소거 （Erase）, 프로그램 （Program）, 읽기 （Read） 및 ECC Test 모드에서 정상 동작함을 확인하였으며, 단일 비트 오류 정정과 이중 비트 오류 검출 기능이 정상적으로 수행됨을 검증하였다. 최종 레이아웃 면적은 463.82 ㎛ × 924.265 ㎛（=0.4287 ㎟）로 구현되었다.

목차 (Table of Contents)

• 한글 요약문 i
• 목 차 iii
• 그림 목차 v
• 표 목차 xii
• 약어 xv
• 제 1 장 서 론 1
• 제 2 장 MTP 셀 설계 기술 동향 5
• 제 3 장 MTP IP 설계 13
• 3.1 사용된 MTP 셀 13
• 3.2 MTP IP 회로 설계 17
• 3.2.1 코어 회로 설계 30
• 3.2.2 MTP IP용 DC-DC 변환기 회로 설계 38
• 3.2.3 ECC 회로 설계 63
• 3.2.4 MTP IP 레이아웃 70
• 제 4 장 모의실험 결과 및 레이아웃 74
• 제 5 장 결 론 83
• 참고문헌 85
• Abstract 89