Automotive향 MRAM IP 설계 = Design of MRAM IP for Automotive Applications|RISS 상세보기

국문 초록 (Abstract)

반도체 기술의 발전과 함께 차량용 전자 시스템은 자율주행, 전기차, ADAS 등 다양한 분야로 빠르게 확대되고 있으며, 이에 따라 높은 신뢰성과 안정적인 동작 특성을 갖춘 차량용 반도체에 대한 수요가 증가하고 있다. 특히 차량용 반도체에서 비휘발성 메모리 IP는 시스템 설정 및 보정 데이터를 저장하는 핵심 구성 요소로, 넓은 동작 온도 범위와 높은 데이터 신뢰성이 요구된다.
기존의 내장형 비휘발성 메모리로 널리 사용되어 온 eFlash는 공정 미세화에 따른 셀 스케일링 한계, 느린 쓰기 속도, 낮은 쓰기 내구성 등의 문제가 드러나면서 이를 대체할 새로운 기술의 필요성이 대두되고 있다.
이러한 상황에서 STT-MRAM은 비휘발성, 고속 동작, 높은 쓰기 내구성을 동시에 만족하는 차세대 내장형 비휘발성 메모리로서 eFlash를 대체할 유력한 후보로 주목받고 있으며, 관련 연구 및 상용화가 활발히 진행되고 있다.
본 논문에서는 130nm DB Hitek BCD 공정 기반의 Automotive Grade 1을 타겟으로 한 512 Kb STT-MRAM IP를 설계하였다. 설계된 MRAM IP는 –40℃에서 125℃까지의 온도 범위, VDD 1.35~1.65V, VCC 4.5~5.5V의 동작 조건을 만족하도록 설계되었으며, 셀 어레이는 1024 Rows × 512 Columns 구조로 구성된다. STT 방식으로 MTJ의 자유층 자화 방향을 전환하여 데이터를 저장하며, Write 동작 시에는 BL과 SL에 인가되는 전압 방향에 따라 MTJ를 통해 흐르는 전류 방향이 결정되어 P 상태 또는 AP 상태로 전환되고, Read 동작 시에는 Current Sensing 방식의 Sense Amplifier를 통해 셀 전류와 Reference Cell 전류를 비교하여 데이터를 판별한다. 데이터 신뢰성 향상을 위해 BL_Logic 내부에 （39, 32） extended Hamming 코드 기반의 SEC-DED ECC 회로를 설계하여 단일 비트 오류 정정과 2비트 오류 검출 기능을 구현하였으며, Single bit Error 및 Double bit Error 테스트 모드를 내장하여 ECC 기능의 정상 동작 여부를 검증할 수 있도록 하였다. 동작 전압 안정성 확보를 위해 BGR, 전압 분배기, WL_HV 생성 회로, VREF_BL 생성 회로로 구성된 DC-DC 변환기를 설계하였다. BGR은 VEB의 CTAT 특성과 ΔVEB의 PTAT 특성을 합산하여 PVT 변화에 둔감한 기준 전압 VREF를 생성하며, WL_HV 생성 회로는 BPBC를 적용한 VDD-to-VCC Voltage Level Translator 구조로 Read 동작 시 1.5V, Write 동작 시 1.8V를 안정적으로 출력한다. VREF_BL 생성 회로는 실제 Read 경로를 동일한 소자로 Modeling한 VCLAMP 회로와 Voltage Follower로 구성되어 동작 조건 변화에도 Sense Amplifier에 안정적인 기준 전압이 공급되도록 설계하였다.
모의실험 결과 Read 및 Write 동작이 정상적으로 수행됨을 확인하였다. MTJ가 P 상태인 경우 RD〈0〉이 Low로 출력되어 Data 0이 정상적으로 판별되었으며, AP 상태인 경우 RD〈0〉이 High로 출력되어 Data 1이 정상적으로 판별되었다. Write 동작에서는 BL과 SL에 인가되는 전압 방향에 따라 MTJ의 자화 방향이 전환되어 Data 0 및 Data 1이 정상적으로 저장됨을 확인하였다. 설계된 512 Kb MRAM IP의 레이아웃 면적은 669.6 μm × 1137.185 μm = 0.761 mm²이다.

번역하기

반도체 기술의 발전과 함께 차량용 전자 시스템은 자율주행, 전기차, ADAS 등 다양한 분야로 빠르게 확대되고 있으며, 이에 따라 높은 신뢰성과 안정적인 동작 특성을 갖춘 차량용 반도체에 ...

목차 (Table of Contents)