공정 변화에 강인한 디스플레이 구동 IC용 Slew Rate 향상 회로 설계 = Design of Process-Tolerant Slew Rate Enhancement Circuit for Display Driver IC

국문 초록 (Abstract)

본 논문에서는 공정 변화에 강인한 디스플레이 구동 IC(Display Driver IC, DDI)용 slew rate 향상 회로를 제안한다. slew rate 향상 회로의 공정 변동으로 인한 버퍼의 slew rate 특성 열화와 그로 인한 화질 열화를 방지하기 위해 부스트 전류 제한 기법과 detecting Tr.의 임계 전압(Vth) 보상 기법을 적용하였다. 또한 최근 디스플레이의 발전 추세에 대응하여, 저전력 특성을 확보하기 위해 정적 전류(static current)를 소모하지 않는 구조를 기반으로 설계되었다.
제안 회로의 성능은 다양한 공정 조건에서 검증하였다. 5-corner 시뮬레이션 결과, slew rate 분포 폭(slew rate spread)은 상승 구간에서 84%, 하강 구간에서 65% 감소하였다. 또한 Monte Carlo 시뮬레이션에서는 상승, 하강 구간에서 각각 66%, 62%의 산포 감소 효과가 확인되었다. 따라서 본 논문에서 제안하는 slew rate 향상 회로는 공정 변동에 따른 slew rate 산포를 효과적으로 억제하여, 디스플레이 화질 열화를 효과적으로 줄일 수 있음을 입증한다.

다국어 초록 (Multilingual Abstract)

This paper proposes a process variation tolerant Slew Rate Enhancement circuit for Display Driver ICs (DDIs). To prevent slew rate degradation and the resulting image quality degradation caused by process variations, two techniques are incorporated: a boost current limiting scheme and a threshold voltage(Vth) compensation method for detecting transistors. Furthermore, in response to the recent trend of advanced displays, the circuit is designed on a static current free architecture to ensure low power operation. The performance of the proposed circuit has been verified under various process conditions. In 5-corner simulations, the slew rate spread was reduced by 84% in the rising transition and 65% in the falling transition. In addition, Monte Carlo simulations confirmed a reduction of 66% and 62% in slew rate variation for the rising and falling transitions, respectively. Therefore, the proposed slew rate enhancement circuit effectively suppresses process induced slew rate variation and significantly mitigates display image quality degradation.

목차 (Table of Contents)

• 제 1 장 서 론 1
• 제 1 절 연구의 배경 1
• 제 2 절 연구의 내용 7
• 제 2 장 DDI에 적합한 slew rate 향상 기법 8
• 제 1 절 DDI 및 채널 버퍼의 구조 8
• 제 2 절 채널 버퍼의 slew rate 및 SRE 회로 12
• 제 3 장 공정 변화에 강인한 slew rate 향상 기법 18
• 제 1 절 부스트 전류 제한 및 Vth 보정 기법 제안 18
• 제 2 절 모델링 및 MATLAB 기반의 제안 검증 22
• 제 4 장 Slew rate 향상 회로의 구현 29
• 제 1 절 블록 및 타이밍 다이어그램 29
• 제 2 절 부스트 전류 제한 및 Vth 보상 회로 구현 32
• 제 5 장 시뮬레이션 결과 36
• 제 1 절 Slew rate 향상 회로 시뮬레이션 36
• 제 2 절 레이아웃 및 퍼포먼스 요약 비교 39
• 제 6 장 결 론 40
• 참고문헌 41
• Abstract 45