A Partially-Unrolled DFE Architecture for Low-Power, Low-Area High-Speed DSP Receivers = 저전력,저면적 고속 DSP 수신기를 위한 부분 언롤드 DFE 아키텍쳐

국문 초록 (Abstract)

아날로그-디지털 변환기(ADC)와 디지털 신호 처리기(DSP)를
결합한 고속 수신기 구조는 30 dB를 초과하는 채널 손실을 보상하기 위
한 가장 효과적인 해결책 중 하나로 널리 활용되고 있다. 그러나 DSP에
서 높은 동작 주파수와 낮은 전력 소모를 동시에 달성하는 것은 여전히
주요한 도전 과제로 남아 있다. 특히 결정 피드백 등화기(DFE)는 피드
백 경로에 내재된 의존성으로 인해 피드백 탭 수가 약 두 개 수준으로
제한되는 문제가 있다. 이러한 한계를 완화하기 위해 슬라이딩 블록
DFE(SB-DFE)와 파이프라인 기반 DFE(PB-DFE)와 같은 기법들이
제안되었으며, 이들은 피드백 루프를 분리하여 파이프라인 동작을 가능
하게 한다. 그러나 이러한 구조는 다수의 파이프라인 레지스터를 필요로
하여 전력 및 면적 오버헤드를 증가시키는 단점이 있다.
본 논문에서는 전력과 면적을 절감하면서도 비트 오류율(BER)
성능을 유지하기 위해, 부분 언롤(partially-unrolled) DFE(PU-DFE)
구조를 SB-DFE 또는 PB-DFE와 결합하여 사용하는 방안을 연구하였
다. 제안된 구조는 PAM-4 신호를 처리하는 DFE를 등가적인 NRZ
DFE 형태로 변환함으로써, 필요한 파이프라인 레지스터 수를 감소시킨
다. 합성 이후 분석 결과, PU-DFE가 적용된 PB-DFE는 기준 PBDFE 대비 112 Gb/s 동작 조건에서 면적을 51%, 전력 소모를 22% 절
감함을 확인하였다. 또한 XMODEL 기반 통계 시뮬레이션을 통해, 40
dB 채널 손실 조건에서도 제안된 아키텍처가 기준 구조 대비 비트 오류
율 성능 저하가 거의 없음을 확인하였으며, 이는 상당한 효율 향상과 함
께 성능 손실이 미미함을 보여준다.
동작 주파수 증가에 따라 발생하는 comma 오버헤드를 해결하
기 위해, 본 논문에서는 NRZ comma 인코딩 방식을 적용하였다. 추가적
인 회로로 인해 일부 자원 오버헤드가 발생하지만, 전체 구조는 여전히 기준 구조 대비 49%의 면적 절감과 18%의 전력 절감 효과를 달성하였
다. 더 나아가 pulse-response scaling 기법을 이용한 분석을 통해, 제
안된 comma-NRZ 방식이 채널 특성에 따라 나이퀴스트 주파수 기준
약 22–30 dB의 삽입 손실 조건에서도 충분한 등화 가능성을 유지함을
확인하였다.

다국어 초록 (Multilingual Abstract)

High-speed receivers that employ analog-to-digital converters (ADCs) followed by digital signal processors (DSPs) for equalization remain one of the most effective solutions for compensating channel losses exceeding 30 dB. However, achieving both high operating frequency and low power dissipation in the DSP remains a major challenge. In particular, the inherent feedback dependency within the decision-feedback equalizer (DFE) restricts the number of feedback taps to roughly two. Prior techniques such as the Sliding-Block DFE (SB-DFE) and Pipelineable-Block DFE (PB-DFE) alleviate this limitation by breaking the feedback loop to enable pipelined operation, but the required pipeline registers can introduce substantial power and area overhead.

This work investigates the use of a Partially-Unrolled DFE (PU-DFE) architecture in conjunction with SB-DFE or PB-DFE to reduce power and area while maintaining comparable bit-error-rate (BER) performance. The proposed approach effectively transforms a DFE for PAM-4 signaling into an equivalent DFE for NRZ signaling, thereby reducing the number of required pipeline registers. Post-synthesis results demonstrate that a PU-DFE–augmented PB-DFE achieves 51% area reduction and 22% power savings at 112 Gb/s relative to a baseline PB-DFE, primarily due to the decreased register count. XMODEL-based statistical simulations further show that, for a 40-dB channel loss, the proposed architecture exhibits negligible BER degradation compared to the baseline, indicating minimal performance penalty alongside substantial efficiency gains.

Raising the operating frequency increases comma overhead; to address this, this work adopts an NRZ comma-encoding scheme. Although the additional circuitry incurs modest resource overhead, the design still achieves 49% area reduction and 18% power savings compared to the baseline. Furthermore, using a pulse-response scaling method, we confirm that comma-NRZ remains sufficiently equalizable for insertion loss up to 22–30 dB at the Nyquist frequency, depending on the channel.

목차 (Table of Contents)

• Abstract i
• Table of Contents iii
• List of Figures v
• List of Tables vii
• Chapter 1. Introduction 1
• Chapter 2. Background 5
• 2.1 ADC based receiver
• 2.2 Conventional Equalization Techniques
• 2.2.1 Feed-Forward Equalizer
• 2.2.2 Decision Feedback Equalizer
• 2.3 DFE Topologies
• 2.3.1 Loop-Unrolled DFE
• 2.3.2 Partially-Unrolled DFE
• 2.3.3 Pipelineable-Block DFE
• Chapter 3. A Partially Unrolled DFE Architecture 28
• 3.1 Motivation
• 3.2 Architecture Overview
• 3.3 Performance Comparison
• 3.4 HW Feasibility
• 3.5 Modeling & Simulation Setup
• 3.6 Simulation Results
• Chapter 4. NRZ Comma Encoding 44
• 4.1 Motivation
• 4.2 Structural Overview
• 4.3 Performance Overhead
• 4.4 Simulation Setup
• 4.5 Simulation Results
• Chapter 5. Conclusion 54
• Bibliography 55
• Abstract in Korean 57