RISS 학술연구정보서비스

검색

인기 검색어

    다국어 입력

    http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

    변환된 중국어를 복사하여 사용하시면 됩니다.

    예시)
    • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
    • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
    닫기

    Interface Engineering of HfO2-Based Capacitors Using Mo Electrodes for High-Performance DRAM Applications = 고성능 DRAM 적용을 위한 Mo 전극 기반 HfO2 캐패시터의 계면 엔지니어링

    한글로보기

    https://www.riss.kr/link?id=T17450500

    • 0

      상세조회
    • 0

      다운로드
    서지정보 열기
    • 내보내기
    • 내책장담기
    • 공유하기
    • 오류접수

    부가정보

    국문 초록 (Abstract) kakao i 다국어 번역

    동적 임의 접근 메모리 (DRAM)는 폰 노이만 컴퓨팅 시스템의 작동 메모리로 기능하며, 한국 반도체 산업에서 중추적 비중을 차지하고 있다. 그러나 소자 집적도가 높아질수록 셀 캐패시터에 충분한 전하를 저장하는 일은 단순한 치수 축소만으로는 보장되기 어렵다. 이러한 과제는 차세대 고유전율 재료로 산화 하프늄 기반 유전체의 도입을 촉발하였으며, 이들 재료는 질화 티타늄과 같은 표준 전극과의 높은 공정 적합성, 그리고 10 나노미터 이하의 두께에서도 견고한 특성 유지로 주목받아 왔다. 더불어 2018년에 산화 하프늄 (HfO2) 기반 강유전체 계에서 형태상 경계 부근에서 유전율이 향상될 수 있다는 보고가 나오면서 관심이 한층 확대되었다. 그럼에도 질화 티타늄 (TiN) 전극을 사용하는 캐패시터에서는 축소 한계가 드러났고, 이에 따라 성능 향상을 위한 구조 재설계와 전극 물질 대체에 대한 연구가 촉진되었다.
    본 학위 연구는 동적 임의 접근 메모리 셀 캐패시터의 새로운 전극으로 몰리브덴 (Mo)을 제안하고, 몰리브덴의 재료적 속성과 더불어 몰리브덴/하프늄-지르코늄 (Mo/HZO)산화물 적층에서의 유전 및 누설 거동을 체계적으로 고찰하여 고성능 캐패시터 구현을 목표로 하였다. 열처리 과정에서 Mo는 산소 공급원으로 작용하여 산화 하프늄계 박막 내 산소 공공을 완화하고 결정화를 촉진한다. 그 결과, 충전 전류·방전 전류를 통해 추출한 유전율은 TiN 기준 구조 대비 20% 이상 증가하였고, 하프늄-지르코늄 (HZO) 산화물에서 Zr 조성에 따른 MPB도 더 넓어졌다. 한편, 산소 공급 과정에서 발생하는 산소 확산과 계면 결함이 누설 전류를 증가시킬 수 있음을 전도 메커니즘 분석으로 확인하였다.
    누설을 근본적으로 억제하면서 유전 성능을 보존하기 위해 두 가지 계면 공학 전략을 비교하였다. 첫 번째 전략은 Mo/TiN/HZO/Mo 구조에 얇은 TiN 중간층을 삽입하는 방식으로, TiN의 산소 흡수 효과와 Mo의 산소 공급을 균형 있게 활용하여 하부 Mo의 산화를 억제하고 HZO 내 과도한 산소 공공 생성을 완화함을 투과전자현미경 (TEM)-에너지분산형 분광 (EDS)과 X선 광전자 분광 (XPS)으로 확인하였다. 최적화된 두께 6 나노미터의 Hf0.3Zr0.7 조성 박막에서 등가 산화막 (EOT) 두께는 약 0.49 나노미터, 0.8 볼트에서의 누설 전류 밀도는 약 4.9 × 10-8 A/cm2를 달성하였다. 두 번째 전략은 Mo/HfN/ZrO2/HfO2/Mo 구조에서 유전체 측 계면에 초박막 HfN 희생층을 도입하는 방식이다. 약 1 나노미터 두께의 HfN은 공정 중 HfO2 또는 HfON으로 제어 산화되며, 하부 Mo의 산화를 효과적으로 차단하고 TiN 기반 적층에서 문제시되는 저 유전율 TiON 계면층의 형성을 본질적으로 회피한다. 이러한 메커니즘은 X선 광전자 분광 (XPS)과 비행시간 이차이온 질량분석 (ToF-SIMS)으로 입증하였다. 총 유전체 두께 6.0 나노미터, 400 ℃ 30 초 열처리 조건에서 등가 산화막 (EOT) 두께는 약 0.397 나노미터, 0.8 볼트에서의 누설 전류 밀도는 약 1.0 × 10-7 A/cm2를 보였으며, 약 0.6 볼트 영역에서는 더 낮은 누설을 나타냈다. 두 구조 모두 비스위칭 충전 전류·방전 전류 분석으로 추출한 유전율이 Mo/HZO 산화물 기준 구조보다 증가하였고, 특히 HfN 접근법은 저 유전율 TiON 계면층에 따른 성능 저하 없이 높은 유전율을 유지하였다. 요약하면, TiN 중간층은 누설 억제와 공정 적합성에서 강점을 보이며, HfN 희생층은 더 얇은 등가 산화막 두께에서의 유전율 유지와 계면 안정성 향상에서 강점을 보여, Mo 전극 기반 동적 임의 접근 메모리 캐패시터의 계면 설계를 위한 실용적 지침을 제공한다.
    번역하기

    동적 임의 접근 메모리 (DRAM)는 폰 노이만 컴퓨팅 시스템의 작동 메모리로 기능하며, 한국 반도체 산업에서 중추적 비중을 차지하고 있다. 그러나 소자 집적도가 높아질수록 셀 캐패시터에 ...

    동적 임의 접근 메모리 (DRAM)는 폰 노이만 컴퓨팅 시스템의 작동 메모리로 기능하며, 한국 반도체 산업에서 중추적 비중을 차지하고 있다. 그러나 소자 집적도가 높아질수록 셀 캐패시터에 충분한 전하를 저장하는 일은 단순한 치수 축소만으로는 보장되기 어렵다. 이러한 과제는 차세대 고유전율 재료로 산화 하프늄 기반 유전체의 도입을 촉발하였으며, 이들 재료는 질화 티타늄과 같은 표준 전극과의 높은 공정 적합성, 그리고 10 나노미터 이하의 두께에서도 견고한 특성 유지로 주목받아 왔다. 더불어 2018년에 산화 하프늄 (HfO2) 기반 강유전체 계에서 형태상 경계 부근에서 유전율이 향상될 수 있다는 보고가 나오면서 관심이 한층 확대되었다. 그럼에도 질화 티타늄 (TiN) 전극을 사용하는 캐패시터에서는 축소 한계가 드러났고, 이에 따라 성능 향상을 위한 구조 재설계와 전극 물질 대체에 대한 연구가 촉진되었다.
    본 학위 연구는 동적 임의 접근 메모리 셀 캐패시터의 새로운 전극으로 몰리브덴 (Mo)을 제안하고, 몰리브덴의 재료적 속성과 더불어 몰리브덴/하프늄-지르코늄 (Mo/HZO)산화물 적층에서의 유전 및 누설 거동을 체계적으로 고찰하여 고성능 캐패시터 구현을 목표로 하였다. 열처리 과정에서 Mo는 산소 공급원으로 작용하여 산화 하프늄계 박막 내 산소 공공을 완화하고 결정화를 촉진한다. 그 결과, 충전 전류·방전 전류를 통해 추출한 유전율은 TiN 기준 구조 대비 20% 이상 증가하였고, 하프늄-지르코늄 (HZO) 산화물에서 Zr 조성에 따른 MPB도 더 넓어졌다. 한편, 산소 공급 과정에서 발생하는 산소 확산과 계면 결함이 누설 전류를 증가시킬 수 있음을 전도 메커니즘 분석으로 확인하였다.
    누설을 근본적으로 억제하면서 유전 성능을 보존하기 위해 두 가지 계면 공학 전략을 비교하였다. 첫 번째 전략은 Mo/TiN/HZO/Mo 구조에 얇은 TiN 중간층을 삽입하는 방식으로, TiN의 산소 흡수 효과와 Mo의 산소 공급을 균형 있게 활용하여 하부 Mo의 산화를 억제하고 HZO 내 과도한 산소 공공 생성을 완화함을 투과전자현미경 (TEM)-에너지분산형 분광 (EDS)과 X선 광전자 분광 (XPS)으로 확인하였다. 최적화된 두께 6 나노미터의 Hf0.3Zr0.7 조성 박막에서 등가 산화막 (EOT) 두께는 약 0.49 나노미터, 0.8 볼트에서의 누설 전류 밀도는 약 4.9 × 10-8 A/cm2를 달성하였다. 두 번째 전략은 Mo/HfN/ZrO2/HfO2/Mo 구조에서 유전체 측 계면에 초박막 HfN 희생층을 도입하는 방식이다. 약 1 나노미터 두께의 HfN은 공정 중 HfO2 또는 HfON으로 제어 산화되며, 하부 Mo의 산화를 효과적으로 차단하고 TiN 기반 적층에서 문제시되는 저 유전율 TiON 계면층의 형성을 본질적으로 회피한다. 이러한 메커니즘은 X선 광전자 분광 (XPS)과 비행시간 이차이온 질량분석 (ToF-SIMS)으로 입증하였다. 총 유전체 두께 6.0 나노미터, 400 ℃ 30 초 열처리 조건에서 등가 산화막 (EOT) 두께는 약 0.397 나노미터, 0.8 볼트에서의 누설 전류 밀도는 약 1.0 × 10-7 A/cm2를 보였으며, 약 0.6 볼트 영역에서는 더 낮은 누설을 나타냈다. 두 구조 모두 비스위칭 충전 전류·방전 전류 분석으로 추출한 유전율이 Mo/HZO 산화물 기준 구조보다 증가하였고, 특히 HfN 접근법은 저 유전율 TiON 계면층에 따른 성능 저하 없이 높은 유전율을 유지하였다. 요약하면, TiN 중간층은 누설 억제와 공정 적합성에서 강점을 보이며, HfN 희생층은 더 얇은 등가 산화막 두께에서의 유전율 유지와 계면 안정성 향상에서 강점을 보여, Mo 전극 기반 동적 임의 접근 메모리 캐패시터의 계면 설계를 위한 실용적 지침을 제공한다.

    더보기

    다국어 초록 (Multilingual Abstract) kakao i 다국어 번역

    Dynamic random-access memory (DRAM) serves as the working memory in von Neumann computing systems and occupies a pivotal share of Korea’s semiconductor industry. As device integration advances, however, storing sufficient charge in the DRAM cell capacitor can no longer be secured by mere dimensional scaling. This challenge has motivated the adoption of HfO2-based dielectrics as next-generation high-k materials, owing to their strong process compatibility with standard electrodes such as TiN and their robust behavior at sub-10-nm thickness. Interest further intensified after a 2018 report that highlighted enhanced permittivity near the morphotropic phase boundary (MPB) in HfO2-based ferroelectric systems. Nevertheless, TiN-electroded capacitors have revealed scaling limits, prompting research into structural re-designs and electrode substitution to unlock higher performance.
    This dissertation proposes molybdenum (Mo) as a new electrode for DRAM cell capacitors and systematically examines Mo’s materials attributes together with the dielectric and leakage behaviors of Mo/Hf1-xZrxO2 stacks, aiming to realize high-performance capacitors. During annealing, Mo acts as an oxygen supply source that mitigates oxygen vacancies in hafnia-based films and facilitates crystallization. Consequently, εr extracted from displacement/discharging current exceeds that of TiN baselines by more than 20%, while the MPB window as a function of Zr fraction in HZO becomes broader. At the same time, conduction analyses verify that oxygen diffusion and interface defects generated during oxygen supply can elevate leakage current.
    To fundamentally suppress leakage while preserving dielectric performance, two interface-engineering strategies are compared. The first strategy inserts a thin TiN interlayer in Mo/TiN/HZO/Mo, balancing TiN’s oxygen scavenging with Mo’s oxygen supply to suppress oxidation of the bottom Mo and alleviate excessive oxygen-vacancy formation in HZO, as confirmed by TEM-EDS and XPS. An optimized 6-nm Hf0.3Zr0.7O2 film achieves EOT ≈ 0.49 nm and Jg(0.8 V) ≈ 4.9 × 10⁻⁸ A cm⁻². The second strategy places an ultrathin HfN sacrificial interlayer on the dielectric side in Mo/HfN/ZrO2/HfO2/Mo. The ∼1-nm HfN undergoes controlled oxidation to HfO2/HfON during processing, effectively blocking oxidation of the underlying Mo and intrinsically avoiding the formation of low-k TiON interlayers characteristic of TiN-based stacks. XPS and ToF-SIMS substantiate this mechanism. With a total dielectric thickness of 6.0 nm and annealing at 400 ℃ for 30 s, the stack delivers EOT ≈ 0.397 nm and Jg(0.8 V) ≈ 1.0 × 10⁻⁷ A cm⁻², while exhibiting lower leakage around 0.6 V. In both architectures, εr extracted via non-switching displacement/discharging-current analysis increases over Mo/HZO; notably, the Mo/HfN approach preserves high εr without the TiON penalty. In summary, the TiN interlayer provides strengths in leakage suppression and process compatibility, whereas the HfN sacrificial interlayer maintains εr at thinner EOT with improved interfacial stability, offering practical design guidelines for interface engineering in Mo-electroded DRAM capacitors.
    번역하기

    Dynamic random-access memory (DRAM) serves as the working memory in von Neumann computing systems and occupies a pivotal share of Korea’s semiconductor industry. As device integration advances, however, storing sufficient charge in the DRAM cell cap...

    Dynamic random-access memory (DRAM) serves as the working memory in von Neumann computing systems and occupies a pivotal share of Korea’s semiconductor industry. As device integration advances, however, storing sufficient charge in the DRAM cell capacitor can no longer be secured by mere dimensional scaling. This challenge has motivated the adoption of HfO2-based dielectrics as next-generation high-k materials, owing to their strong process compatibility with standard electrodes such as TiN and their robust behavior at sub-10-nm thickness. Interest further intensified after a 2018 report that highlighted enhanced permittivity near the morphotropic phase boundary (MPB) in HfO2-based ferroelectric systems. Nevertheless, TiN-electroded capacitors have revealed scaling limits, prompting research into structural re-designs and electrode substitution to unlock higher performance.
    This dissertation proposes molybdenum (Mo) as a new electrode for DRAM cell capacitors and systematically examines Mo’s materials attributes together with the dielectric and leakage behaviors of Mo/Hf1-xZrxO2 stacks, aiming to realize high-performance capacitors. During annealing, Mo acts as an oxygen supply source that mitigates oxygen vacancies in hafnia-based films and facilitates crystallization. Consequently, εr extracted from displacement/discharging current exceeds that of TiN baselines by more than 20%, while the MPB window as a function of Zr fraction in HZO becomes broader. At the same time, conduction analyses verify that oxygen diffusion and interface defects generated during oxygen supply can elevate leakage current.
    To fundamentally suppress leakage while preserving dielectric performance, two interface-engineering strategies are compared. The first strategy inserts a thin TiN interlayer in Mo/TiN/HZO/Mo, balancing TiN’s oxygen scavenging with Mo’s oxygen supply to suppress oxidation of the bottom Mo and alleviate excessive oxygen-vacancy formation in HZO, as confirmed by TEM-EDS and XPS. An optimized 6-nm Hf0.3Zr0.7O2 film achieves EOT ≈ 0.49 nm and Jg(0.8 V) ≈ 4.9 × 10⁻⁸ A cm⁻². The second strategy places an ultrathin HfN sacrificial interlayer on the dielectric side in Mo/HfN/ZrO2/HfO2/Mo. The ∼1-nm HfN undergoes controlled oxidation to HfO2/HfON during processing, effectively blocking oxidation of the underlying Mo and intrinsically avoiding the formation of low-k TiON interlayers characteristic of TiN-based stacks. XPS and ToF-SIMS substantiate this mechanism. With a total dielectric thickness of 6.0 nm and annealing at 400 ℃ for 30 s, the stack delivers EOT ≈ 0.397 nm and Jg(0.8 V) ≈ 1.0 × 10⁻⁷ A cm⁻², while exhibiting lower leakage around 0.6 V. In both architectures, εr extracted via non-switching displacement/discharging-current analysis increases over Mo/HZO; notably, the Mo/HfN approach preserves high εr without the TiON penalty. In summary, the TiN interlayer provides strengths in leakage suppression and process compatibility, whereas the HfN sacrificial interlayer maintains εr at thinner EOT with improved interfacial stability, offering practical design guidelines for interface engineering in Mo-electroded DRAM capacitors.

    더보기

    목차 (Table of Contents)

    • Chapter 1. Introduction 1
    • 1.1 Overview of high-k HfO2-based materials for DRAM capacitors
    • 1.2 Objective and overview of chapters
    • 1.3 Bibliography
    • Chapter 2. Theoretical Backgrounds 9
    • Chapter 1. Introduction 1
    • 1.1 Overview of high-k HfO2-based materials for DRAM capacitors
    • 1.2 Objective and overview of chapters
    • 1.3 Bibliography
    • Chapter 2. Theoretical Backgrounds 9
    • 2.1 High-k materials with fluorite structured HfO2
    • 2.2 Morphotropic Phase Boundary (MPB) in Fluorite Structured Hf1-xZrxO2 thin films
    • 2.3 Bibliography
    • Chapter 3. Properties of Mo/Hf1-xZrxO2/Mo Capacitors and Their Pros and Cons for High-Performance DRAM Capacitors 21
    • 3.1 Introduction
    • 3.2 Experiments
    • 3.3 Results and discussion
    • 3.4 Conclusion
    • 3.5 Bibliography
    • Chapter 4. Interface-Engineered Mo/TiN Electrodes for HighPerformance MPB Hf1-xZrxO2 DRAM Capacitors 49
    • 4.1 Introduction
    • 4.2 Experiments
    • 4.3 Results and discussion
    • 4.4 Conclusion
    • 4.5 Bibliography
    • Chapter 5. Interface Engineering Using a Sacrificial HfN Layer toward DRAM-Compatible Capacitors 94
    • 5.1 Introduction
    • 5.2 Experiments
    • 5.3 Results and discussion
    • 5.4 Conclusion
    • 5.5 Bibliography
    • Chapter 6. Conclusion 136
    • Curriculum Vitae 140
    • Abstract in Korean 147
    • Acknowledgement 150
    더보기

    분석정보

    View

    상세정보조회

    0

    Usage

    원문다운로드

    0

    대출신청

    0

    복사신청

    0

    EDDS신청

    0

    동일 주제 내 활용도 TOP

    더보기

    주제

    연도별 연구동향

    연도별 활용동향

    연관논문

    연구자 네트워크맵

    공동연구자 (7)

    유사연구자 (20) 활용도상위20명

    이 자료와 함께 이용한 RISS 자료

    나만을 위한 추천자료

    해외이동버튼