RISS 학술연구정보서비스

검색

인기 검색어

    다국어 입력

    http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

    변환된 중국어를 복사하여 사용하시면 됩니다.

    예시)
    • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
    • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
    닫기

    Integrated Study on Cu Pillar Electrodeposition and (111)- Oriented Nanotwinned Cu for High-Performance Interconnects = 고성능 인터커넥트를 위한 구리 필러 전해 도금 및 (111)-방향 나노트윈 구리에 대한 통합 연구

    한글로보기

    https://www.riss.kr/link?id=T17450486

    • 0

      상세조회
    • 0

      다운로드
    서지정보 열기
    • 내보내기
    • 내책장담기
    • 공유하기
    • 오류접수

    부가정보

    다국어 초록 (Multilingual Abstract) kakao i 다국어 번역

    Copper interconnects in advanced semiconductor packaging require simultaneous control of void formation, height uniformity, surface planarity, and microstructural stability. In this study, a copper electroplating process was developed that addresses these requirements through three integrated components, pretreatment of photoresist (PR) patterned wafers for Cu pillar fabrication, high rate Cu pillar electrodeposition using a multi additive electrolyte, and electrodeposition of highly (111) oriented nanotwinned Cu (NT-Cu) suitable for interconnect and bonding applications.
    In the first part, the role of pretreatment on PR-patterned wafers was evaluated to enable stable Cu pillar formation. As-received wafers often trapped air inside PR vias and contained residual PR and native oxide at the seed interface, all of which interfered with electrolyte penetration and uniform deposition. To address this, a sequential pretreatment using DI water spray, ethanol rinsing, and citric acid conditioning was applied to improve wetting and surface cleanliness. With this process, Cu pillars were deposited without voids or cracking, and the height variation across the wafer was significantly reduced, confirming that adequate surface conditioning is essential for reliable Cu pillar electrodeposition.

    In the second part, high-rate Cu pillar plating was investigated using a multi- additive electrolyte. When the current density was doubled, conventional SPS with PEG-PPG suppressors generated severe hole defects, and suppressor screening revealed that polymer-based species inherently fail under rapid plating. To overcome this limitation, the suppressors were removed and a new system combining SPS with two levelers, Allyl_A3_Br and JGB, was introduced, which effectively eliminated hole defects and yielded smooth, well-filled pillars. Potential analysis showed that Allyl_A3_Br provides broad suppression, while JGB selectively moderates deposition near the pillar center. By adjusting the rotation speed, an optimal condition of 2000 rpm was identified, producing planar, tilt-free pillars with minimized TIR and surface roughness.
    In the third part, the formation of highly (111) oriented NT-Cu was investigated using an electrolyte containing gelatin and ammonium bromide. Without additives, the deposited Cu showed coarse, mixed-orientation grains with no twinning, while gelatin alone promoted some twins but not strong (111) texturing. Introducing a small amount of NH4Br together with gelatin markedly enhanced the (111) reflection and produced dense coherent twins, as confirmed by XRD, FIB-SEM, and EBSD. The combination of 30 ppm gelatin and 5 µM NH4Br yielded the most selective (111) orientation and twin density, whereas higher NH4Br levels diminished the effect. These results indicate that the inorganic additive reinforces the twinning and texturing tendencies initiated by gelatin.
    Taken together, these findings show that integrating optimized wafer pretreatment, multi additive high rate electrodeposition, and inorganic additive assisted NT-Cu deposition enables the fabrication of Cu pillars and NT-Cu layers that satisfy the demands of modern wafer level and three dimensional packaging. The proposed process framework offers both practical guidelines and a microstructural design strategy for implementing defect free, planar, and structurally robust Cu interconnects in next generation semiconductor devices.
    번역하기

    Copper interconnects in advanced semiconductor packaging require simultaneous control of void formation, height uniformity, surface planarity, and microstructural stability. In this study, a copper electroplating process was developed that addresses t...

    Copper interconnects in advanced semiconductor packaging require simultaneous control of void formation, height uniformity, surface planarity, and microstructural stability. In this study, a copper electroplating process was developed that addresses these requirements through three integrated components, pretreatment of photoresist (PR) patterned wafers for Cu pillar fabrication, high rate Cu pillar electrodeposition using a multi additive electrolyte, and electrodeposition of highly (111) oriented nanotwinned Cu (NT-Cu) suitable for interconnect and bonding applications.
    In the first part, the role of pretreatment on PR-patterned wafers was evaluated to enable stable Cu pillar formation. As-received wafers often trapped air inside PR vias and contained residual PR and native oxide at the seed interface, all of which interfered with electrolyte penetration and uniform deposition. To address this, a sequential pretreatment using DI water spray, ethanol rinsing, and citric acid conditioning was applied to improve wetting and surface cleanliness. With this process, Cu pillars were deposited without voids or cracking, and the height variation across the wafer was significantly reduced, confirming that adequate surface conditioning is essential for reliable Cu pillar electrodeposition.

    In the second part, high-rate Cu pillar plating was investigated using a multi- additive electrolyte. When the current density was doubled, conventional SPS with PEG-PPG suppressors generated severe hole defects, and suppressor screening revealed that polymer-based species inherently fail under rapid plating. To overcome this limitation, the suppressors were removed and a new system combining SPS with two levelers, Allyl_A3_Br and JGB, was introduced, which effectively eliminated hole defects and yielded smooth, well-filled pillars. Potential analysis showed that Allyl_A3_Br provides broad suppression, while JGB selectively moderates deposition near the pillar center. By adjusting the rotation speed, an optimal condition of 2000 rpm was identified, producing planar, tilt-free pillars with minimized TIR and surface roughness.
    In the third part, the formation of highly (111) oriented NT-Cu was investigated using an electrolyte containing gelatin and ammonium bromide. Without additives, the deposited Cu showed coarse, mixed-orientation grains with no twinning, while gelatin alone promoted some twins but not strong (111) texturing. Introducing a small amount of NH4Br together with gelatin markedly enhanced the (111) reflection and produced dense coherent twins, as confirmed by XRD, FIB-SEM, and EBSD. The combination of 30 ppm gelatin and 5 µM NH4Br yielded the most selective (111) orientation and twin density, whereas higher NH4Br levels diminished the effect. These results indicate that the inorganic additive reinforces the twinning and texturing tendencies initiated by gelatin.
    Taken together, these findings show that integrating optimized wafer pretreatment, multi additive high rate electrodeposition, and inorganic additive assisted NT-Cu deposition enables the fabrication of Cu pillars and NT-Cu layers that satisfy the demands of modern wafer level and three dimensional packaging. The proposed process framework offers both practical guidelines and a microstructural design strategy for implementing defect free, planar, and structurally robust Cu interconnects in next generation semiconductor devices.

    더보기

    국문 초록 (Abstract) kakao i 다국어 번역

    첨단 반도체 패키징에서 구리 인터커넥트는 보이드 형성, 높이 균일성, 표면 평탄성, 그리고 미세구조 안정성을 동시에 제어해야 한다. 본 연구에서는 이러한 요구 사항을 해결하기 위해 세 가지 통합 요소를 포함한 구리 전해도금 공정을 개발하였다. 즉, Cu 필러 제작을 위한 포토레지스트(PR) 패턴 웨이퍼의 전처리, 다중 첨가제를 사용한 고속 Cu 필러 전해도금, 그리고 인터커넥트 및 본딩 적용에 적합한 (111) 배향 나노트윈 구리(NT-Cu)의 전해도금이다.
    첫 번째 부분에서는 안정적인 Cu 필러 형성을 가능하게 하기 위해 PR 패턴 웨이퍼 전처리의 역할을 평가하였다. 공정 전 웨이퍼는 PR 비아 내부에 공기를 가두기 쉬웠고, 시드층 인터페이스에 잔류 PR과 자연 산화막이 존재하여 전해질 침투와 균일한 석출을 방해하였다. 이를 해결하기 위해 DI water 스프레이, 에탄올 세척, 구연산 컨디셔닝을 사용하는 순차적인 전처리를 적용하여 습윤성과 표면 청정도를 향상시켰다. 이 공정을 사용하였을 때, Cu 필러는 보이드나 균열 없이 비아를 채웠으며, 웨이퍼 전반의 필러 높이 변화는 매우 좁은 범위로 줄어들었고, 이는 신뢰성 있는 Cu 필러 전해도금에 표면 컨디셔닝이 중요함을 확인시켜 주었다.

    두 번째 부분에서는 다중 첨가제 Cu 전해질을 사용하여 고속 Cu 필러 도금을 조사하였다. 전류 밀도를 전처리 연구 대비 두 배로 높였을 때, 기존 SPS와 PEG-PPG 억제제 화학을 사용할 경우 심각한 홀 결함이 발생하였다. 서로 다른 분자량의 억제제를 스크리닝한 결과, 이러한 결함은 빠른 도금 조건에서 폴리머 억제제에 내재된 현상임을 확인하였다. 이 한계를 극복하기 위해 폴리머 억제제를 제거하고 가속제 SPS와 두 종류의 레벨러인 Allyl_A3_Br과 JGB로 구성된 첨가제 시스템을 채택하였다. 이 조합은 홀 결함을 제거하고 매끄럽고 잘 채워진 필러를 형성하였다. 전위의 시간 변화 측정은 Allyl_A3_Br이 전체 표면에 걸쳐 강한 억제를 제공하는 반면, JGB는 필러 중심 근처의 석출을 선택적으로 조절하는 전위 의존적 거동을 보인다는 것을 나타냈다. 교반 속도를 조정한 결과, 2000 rpm이 최적 조건으로 확인되었고, 이 조건에서 Cu 필러는 최소의 TIR과 가장 낮은 AFM 거칠기 값을 보여 고전류 밀도에서 평탄하고 기울어짐 없는 필러가 형성되었다.
    세 번째 부분에서는 젤라틴과 브롬화암모늄을 포함하는 전해질을 사용하여 (111) 배향 NT-Cu 형성을 조사하였다. 첨가제가 없는 경우, 석출된 Cu는 거친 결정립과 혼합 배향을 보였고 트윈이 형성되지 않았다. 젤라틴 단독 첨가 시 일부 트윈이 형성되었으나 (111) 배향성은 강하지 않았다. 소량의 NH4Br을 젤라틴과 함께 도입했을 때, XRD에서
    (111) 반사가 강하게 증가했고, FIB-SEM과 EBSD 분석에서 높은 밀도의 코히어런트 트윈 경계와 뚜렷한 (111) 파이버 텍스처가 확인되었다. 30 ppm 젤라틴과 5 µM NH4Br 조합이 배향 선택성과 트윈 밀도의 최적 조합을 제공했으며, 더 높은 NH4Br 농도는 이러한 효과를 감소시켰다. 이 결과는 무기 첨가제가 젤라틴이 유도한 텍스처링과 트윈 형성 경향을 증폭함을 보여준다.
    종합하면, 최적화된 웨이퍼 전처리, 다중 첨가제를 이용한 고속 전해도금, 그리고 무기 첨가제 기반 NT-Cu 전해도금을 통합함으로써, 현대의 웨이퍼 레벨 및 3차원 패키징 요구 조건을 충족하는 Cu 필러와 NT-Cu 층을 구현할 수 있음을 보여준다. 제안된 공정 프레임워크는 차세대 반도체 디바이스에서 결함 없는, 평탄하고 구조적으로 안정한 Cu 인터커넥트를 구현하기 위한 실용적인 지침과 미세구조 설계 전략을 제공한다.
    번역하기

    첨단 반도체 패키징에서 구리 인터커넥트는 보이드 형성, 높이 균일성, 표면 평탄성, 그리고 미세구조 안정성을 동시에 제어해야 한다. 본 연구에서는 이러한 요구 사항을 해결하기 위해 세 ...

    첨단 반도체 패키징에서 구리 인터커넥트는 보이드 형성, 높이 균일성, 표면 평탄성, 그리고 미세구조 안정성을 동시에 제어해야 한다. 본 연구에서는 이러한 요구 사항을 해결하기 위해 세 가지 통합 요소를 포함한 구리 전해도금 공정을 개발하였다. 즉, Cu 필러 제작을 위한 포토레지스트(PR) 패턴 웨이퍼의 전처리, 다중 첨가제를 사용한 고속 Cu 필러 전해도금, 그리고 인터커넥트 및 본딩 적용에 적합한 (111) 배향 나노트윈 구리(NT-Cu)의 전해도금이다.
    첫 번째 부분에서는 안정적인 Cu 필러 형성을 가능하게 하기 위해 PR 패턴 웨이퍼 전처리의 역할을 평가하였다. 공정 전 웨이퍼는 PR 비아 내부에 공기를 가두기 쉬웠고, 시드층 인터페이스에 잔류 PR과 자연 산화막이 존재하여 전해질 침투와 균일한 석출을 방해하였다. 이를 해결하기 위해 DI water 스프레이, 에탄올 세척, 구연산 컨디셔닝을 사용하는 순차적인 전처리를 적용하여 습윤성과 표면 청정도를 향상시켰다. 이 공정을 사용하였을 때, Cu 필러는 보이드나 균열 없이 비아를 채웠으며, 웨이퍼 전반의 필러 높이 변화는 매우 좁은 범위로 줄어들었고, 이는 신뢰성 있는 Cu 필러 전해도금에 표면 컨디셔닝이 중요함을 확인시켜 주었다.

    두 번째 부분에서는 다중 첨가제 Cu 전해질을 사용하여 고속 Cu 필러 도금을 조사하였다. 전류 밀도를 전처리 연구 대비 두 배로 높였을 때, 기존 SPS와 PEG-PPG 억제제 화학을 사용할 경우 심각한 홀 결함이 발생하였다. 서로 다른 분자량의 억제제를 스크리닝한 결과, 이러한 결함은 빠른 도금 조건에서 폴리머 억제제에 내재된 현상임을 확인하였다. 이 한계를 극복하기 위해 폴리머 억제제를 제거하고 가속제 SPS와 두 종류의 레벨러인 Allyl_A3_Br과 JGB로 구성된 첨가제 시스템을 채택하였다. 이 조합은 홀 결함을 제거하고 매끄럽고 잘 채워진 필러를 형성하였다. 전위의 시간 변화 측정은 Allyl_A3_Br이 전체 표면에 걸쳐 강한 억제를 제공하는 반면, JGB는 필러 중심 근처의 석출을 선택적으로 조절하는 전위 의존적 거동을 보인다는 것을 나타냈다. 교반 속도를 조정한 결과, 2000 rpm이 최적 조건으로 확인되었고, 이 조건에서 Cu 필러는 최소의 TIR과 가장 낮은 AFM 거칠기 값을 보여 고전류 밀도에서 평탄하고 기울어짐 없는 필러가 형성되었다.
    세 번째 부분에서는 젤라틴과 브롬화암모늄을 포함하는 전해질을 사용하여 (111) 배향 NT-Cu 형성을 조사하였다. 첨가제가 없는 경우, 석출된 Cu는 거친 결정립과 혼합 배향을 보였고 트윈이 형성되지 않았다. 젤라틴 단독 첨가 시 일부 트윈이 형성되었으나 (111) 배향성은 강하지 않았다. 소량의 NH4Br을 젤라틴과 함께 도입했을 때, XRD에서
    (111) 반사가 강하게 증가했고, FIB-SEM과 EBSD 분석에서 높은 밀도의 코히어런트 트윈 경계와 뚜렷한 (111) 파이버 텍스처가 확인되었다. 30 ppm 젤라틴과 5 µM NH4Br 조합이 배향 선택성과 트윈 밀도의 최적 조합을 제공했으며, 더 높은 NH4Br 농도는 이러한 효과를 감소시켰다. 이 결과는 무기 첨가제가 젤라틴이 유도한 텍스처링과 트윈 형성 경향을 증폭함을 보여준다.
    종합하면, 최적화된 웨이퍼 전처리, 다중 첨가제를 이용한 고속 전해도금, 그리고 무기 첨가제 기반 NT-Cu 전해도금을 통합함으로써, 현대의 웨이퍼 레벨 및 3차원 패키징 요구 조건을 충족하는 Cu 필러와 NT-Cu 층을 구현할 수 있음을 보여준다. 제안된 공정 프레임워크는 차세대 반도체 디바이스에서 결함 없는, 평탄하고 구조적으로 안정한 Cu 인터커넥트를 구현하기 위한 실용적인 지침과 미세구조 설계 전략을 제공한다.

    더보기

    목차 (Table of Contents)

    • 초록 i
    • 표 목록 vi
    • 그림 목록 vii
    • 제 1 장. 서론 1
    • 초록 i
    • 표 목록 vi
    • 그림 목록 vii
    • 제 1 장. 서론 1
    • 1.1. 반도체 패키징에서의 인터커넥트 1
    • 1.2. 첨가제를 이용한 구리 전해도금 7
    • 1.3. 구리 필러 15
    • 1.4. (111) 나노쌍정 구리 23
    • 1.5. 본 연구의 목적 32
    • 제 2 장. 실험 방법 34
    • 2.1. 구리 필러 웨이퍼 전처리 실험 34
    • 2.2. 구리 필러 전해도금 38
    • 2.3. (111) 나노쌍정 구리의 전해도금 41
    • 제 3 장. 결과 및 고찰 43
    • 3.1. 구리 필러 전해도금을 위한 PR 패턴 웨이퍼 전처리 43
    • 3.1.1. PR 패턴 웨이퍼의 젖음성 확보 47
    • 3.1.2. 구리 시드층 표면의 유기 잔류물 제거를 위한 에탄올 처리 50
    • 3.1.3. 산화물 제거 및 친수성 향상을 위한 구연산 처리 54
    • 3.2. 고속 조건에서의 구리 필러 전해도금 60
    • 3.2.1. 고속 전해도금에서 복합 첨가제의 적용 63
    • 3.2.2. TIR 및 표면 거칠기 기반 도금 공정 최적화 평가 72
    • 3.3. 고도로 (111) 배향된 나노쌍정 구리 78
    • 3.3.1. 무기 첨가제에 의한 고도 (111) 배향 조직 형성 78
    • 3.3.2. FIB-SEM 및 EBSD를 이용한 조직 및 쌍정 특성 분석 83
    • 제 4 장. 결론 89
    • 참고문헌 93
    • 국문 초록 107
    더보기

    분석정보

    View

    상세정보조회

    0

    Usage

    원문다운로드

    0

    대출신청

    0

    복사신청

    0

    EDDS신청

    0

    동일 주제 내 활용도 TOP

    더보기

    주제

    연도별 연구동향

    연도별 활용동향

    연관논문

    연구자 네트워크맵

    공동연구자 (7)

    유사연구자 (20) 활용도상위20명

    이 자료와 함께 이용한 RISS 자료

    나만을 위한 추천자료

    해외이동버튼