Design of Xtalk Minimizing Affine Signaling for Next Generation Interconnects = 차세대 인터커넥트를 위한 크로스톡 최소화 아핀 시그널링 설계

다국어 초록 (Multilingual Abstract)

Rapid advances in AI and high-performance computing (HPC) are driving next-generation systems to demand unprecedented I/O bandwidth alongside stringent energy-efficiency targets. Meanwhile, advanced packaging and increasing routing densities expose ultra-short-reach (USR) electrical links to severe interwire coupling and simultaneous switching noise (SSN), making conventional single-ended (SE) signaling difficult to scale without sacrificing robustness or resorting to complex equalization.
This dissertation presents Xtalk-Minimizing Affine Signaling (XMAS), an affine-transformation-based multiwire signaling framework that mitigates far-end crosstalk while maintaining high wire utilization. The operating principles of XMAS are derived from a rigorous analytical model, and its benefits are validated through numerical simulations and silicon measurements. A 28-nm CMOS prototype binary XMAS transceiver achieves a bandwidth density of 3.6 TB/s/mm and an energy efficiency of 0.65 pJ/bit. Compared with SE signaling over the same channel, XMAS reduces crosstalk-induced peak-to-peak jitter by 75% at 10 GBaud/pin and increases the eye width to 0.2 unit interval (UI) at BER < 10−12.
To further increase pin efficiency, this dissertation explores a ternary extension of XMAS that preserves the affine signaling framework while increasing the information conveyed per UI, analogous to three-level pulse-amplitude modulation (PAM-3). Post-layout system-level simulations demonstrate that the proposed ternary XMAS(T-XMAS) maintains signal integrity over strongly coupled on-chip channels.

국문 초록 (Abstract)

인공지능(AI)과 고성능 컴퓨팅(HPC)의 급격한 발전으로 차세대 시스템은 전례없는 수준의 I/O 대역폭과 에너지 효율을 요구받고 있다. 한편, 첨단 패키징과 배선 집적도 향상으로 인해 초단거리(USR) 링크는 배선 간 결합과 동시 스위칭 노이즈(SSN)에 점점 더 크게 노출되고 있으며, 이로 인해 기존 단일 종단(SE) 신호 방식은 복잡한 등화를 추가하지 않고는 확장이 어려워지고 있다.
본 학위논문은 원단 크로스토크(far-end crosstalk)를 완화하면서도 높은 배선 활용도를 유지하는 아핀 변환 기반 다중 배선 신호 프레임워크인 Xtalk Minimizing Affine Signaling(XMAS)을 제안한다. XMAS의 동작 원리는 엄밀한 해석적 모델을 통해 정립되며, 수치 실험과 실리콘 측정을 통해 그 이점을 입증한다. 28-nm CMOS 공정으로 구현된 이진 XMAS 트랜시버는 3.6TB/s/mm의 스루풋과 0.65-pJ/b의 에너지 효율을 달성하였다. 동일 채널 환경에서 SE 신호 방식과 비교할 때, XMAS는 10GBaud/pin 동작에서 크로스토크에 의해 유도되는 피크-투-피크 지터를 75% 감소시키고, BER < 10−12 조건에서 수평 아이 마진을 0.2UI까지 확장함을 보인다.
또한 배선당 스루풋을 더욱 향상시키기 위해, 본 논문은 UI당 정보량을 증가시키면서 아핀 신호 프레임워크를 유지하는 삼진(ternary) XMAS 확장 구조를 탐구한다. Post-layout 시뮬레이션을 통해, 온칩 채널 환경에서 제안 회로의 구현 가능성과 신호 무결성 측면의 견고성을 검증하였다.

목차 (Table of Contents)

• 1 INTRODUCTION 10
• 1.1 Motivation 10
• 1.1.1 Thesis Organization 13
• 2 Trends in Advanced Packaging and Interconnect Density 14
• 2.1 Bump Pitch Trend 14
• 2.2 Wire Pitch Trend 16
• 3 Background on Affine signaling 18
• 3.1 Affine Signaling Concept 18
• 3.2 XTC Potential of Affine Signaling 25
• 3.3 SSN Robustness Potential of Affine Signaling 27
• 4 Xtalk Minimizing Affine Signaling 30
• 4.1 Overview 30
• 4.2 Mathematical Modeling 32
• 4.2.1 Channel Modeling 32
• 4.2.2 Encoding/Decoding With Affine/Linear Transformation 34
• 4.3 XMAS Design Methodology 37
• 4.3.1 Codesign of Interconnects With Signaling 39
• 4.3.2 XMAS Matrix Design 40
• 4.4 Circuit Implementation 49
• 4.4.1 Overall Architecture 49
• 4.4.2 TX Affine Driver 51
• 4.4.3 RX Linear Decoder 53
• 4.4.4 Comparison with Bus Encoding 57
• 4.4.5 Measurement Results 58
• 5 Ternary Symbol XMAS 65
• 5.1 Overview 65
• 5.2 Proposed Signaling 67
• 5.3 Proposed Encoding and Decoding Scheme 74
• 5.4 Circuit Implementation 78
• 5.4.1 Overall Architecture 78
• 5.4.2 Proposed Affine Driver 80
• 5.4.3 Linear Decoder Design 83
• 5.4.4 Clock 86
• 5.4.5 System-Level Simulation Results 91
• 6 Conclusion 97
• Bibliography 99
• Abstract (In Korean) 106