Design of Phase-Stabilized Hafnium Zirconium Oxide Thin Films for High-k Dielectrics and Ultrathin Ferroelectric Tunnel Junctions = 고유전율 유전체 및 초박막 강유전성 터널 접합을 위한 상 안정화 하프늄 지르코늄 산화물 박막 설계

국문 초록 (Abstract)

하프늄 지르코늄 산화물(HZO) 기반 박막은 상보성 금속 산화물 반도체(CMOS) 공정과의 호환성, 우수한 확장성, 그리고 다양한 결정학적 특성 덕분에 로직 트랜지스터 및 비휘발성 메모리를 포함한 차세대 반도체 소자의 핵심 소재로 부상했다. 그럼에도 불구하고, 실제 소자에서 이러한 이점을 구현하는 것은 근본적인 스케일링 제약으로 인해 여전히 난제로 남아 있다. 여기에는 유전율을 극대화하기 위한 고유전율(High-k) 정방정계 위상의 안정화 문제와, 사이즈 효과, 탈분극장, 계면 데드 레이어 등으로 인해 초박막에서 강유전성이 억제되는 문제가 포함된다.
본 학위논문은 형석 구조 산화물의 결정학적 다형성에 대한 포괄적인 분석으로 시작한다. 여기서는 양자역학적 터널링 메커니즘과 강유전성 터널 접합(Ferroelectric tunnel junction, FTJ)의 동작 원리를 심도 있게 탐구한다. 또한, 탈분극장 및 계면 데드 레이어 형성과 같이 공격적인 다운 스케일링에 수반되는 이론적 제약 사항들을 논의한다. 이러한 분석들은 본 연구에서 제안하는 위상 안정화 엔지니어링 전략, 즉 양이온 도핑과 계면 제어 기술이 이러한 물리적 병목 현상을 극복하기 위해 설계되었음을 뒷받침하는 이론적 토대를 마련한다.
논문의 두 번째 파트에서는 Y, Ta, Ga, Si, Al을 도펀트로 사용하여 HZO 박막의 위상을 제어함으로써 고유전율 유전체를 개발하는 데 초점을 맞춘다. 도핑은 HZO 박막 내 정방정계와 단사정계 위상의 비율을 조절하며, 특히 Y가 도핑된 HZO(Y:HZO)는 높은 정방정계 위상 비율과 40.9의 유전 상수를 보여 도핑되지 않은 박막 대비 우수한 절연 특성을 나타냈다. 유전 특성 향상의 근본적인 메커니즘을 규명하기 위해 밀도 범함수 이론(density functional theory, DFT) 계산을 포함한 다양한 분석이 수행되었다. 증착 후 열처리(post-deposition annealing, PDA) 공정 최적화와 Al2O3와의 이종접합 구조 도입을 통해, 높은 유전 상수와 더욱 낮은 누설 전류를 갖는 Al2O3/Y:HZO 이종접합이 개발되었다. 결과적으로, Au/Ti/비정질 InGaZnO4 (a-IGZO)/Al2O3/Y:HZO/TiN 이종접합 구조를 적용한 박막 트랜지스터는 좁은 게이트-소스 전압 범위 내에서 낮은 문턱전압 이하 스윙 값을 보이며 우수한 소자 성능을 입증했다.
세 번째 파트에서는 고성능 FTJ를 위한 초박막(2.5 nm) HZO 박막에서의 안정적인 강유전성 구현 결과를 제시한다. 나노미터 스케일에서 위상 불안정성과 계면 열화로 인해 발생하는 문제를 해결하기 위해 0.5 nm 두께의 ZrO2 시드층을 도입했다. 이러한 계면 제어 기술은 결정화 반응 속도와 표면 에너지를 조절하여 사방정계 위상의 형성을 촉진하고 강유전성을 향상시켰으며, 이는 구조적, 전기적, 압전 반응 분석을 통해 확인되었다. 제작된 Pt/HZO/ZrO2/TiN 소자는 ±1.5 V 펄스에서 8의 터널링 전기저항(tunneling electroresistance, TER) 비율과 8 µC cm-2의 잔류 분극을 보이며 안정적인 강유전성 스위칭 동작을 나타냈다. 또한, 3 × 3 크로스바 어레이 집적을 통해 패턴 프로그래밍 및 안정적인 ON/OFF 읽기 동작이 가능함을 입증했다. 본 연구는 초박막 두께에서도 경쟁력 있는 성능을 갖춘, 고도로 확장 가능하고 CMOS 공정에 호환되는 강유전성 비휘발성 메모리를 향한 실용적인 경로를 제시한다.
본 학위논문은 HZO 기반 소자 집적 과정의 핵심적인 상충 관계를 해결하기 위해 실용적이고 확장 가능한 위상 제어 솔루션을 제안한다. 본 연구의 결과는 고성능 고유전율 유전체 및 강유전체 메모리의 발전을 위한 경로를 제공하며, 향후 로직 소자 및 비휘발성 메모리 시스템 분야에 중요한 시사점을 준다.

다국어 초록 (Multilingual Abstract)

Hafnium zirconium oxide (HZO)-based thin films have emerged as a key material for next-generation semiconductor devices, including logic transistors and non-volatile memories, owing to their complementary metal–oxide–semiconductor (CMOS) compatibility, scalability, and versatile crystallographic properties. Nevertheless, realizing these benefits in practical devices remains challenging due to fundamental scaling constraints. These include the precise stabilization of the high-k tetragonal phase to maximize dielectric permittivity, which is critical for maintaining sufficient cell capacitance, and the suppression of ferroelectricity in ultrathin films caused by the size effect, depolarization fields, and interfacial dead layers.
This dissertation begins with a comprehensive analysis of the crystallographic polymorphism of fluorite-structured HfO2 and ZrO2. Subsequently, it extends to the fundamental mechanisms governing quantum mechanical tunneling and the operation of ferroelectric tunnel junctions (FTJs). Furthermore, theoretical limitations associated with thickness downscaling, such as depolarization fields and the formation of interfacial dead layers, are discussed. These analyses establish a theoretical foundation for the proposed phase stabilization engineering strategies—specifically cation doping and interface engineering—designed to overcome these physical bottlenecks.
Chapter 2 focuses on developing high-k dielectric insulators by controlling the phase of HZO films with additional doping, utilizing Y, Ta, Ga, Si, and Al as dopants. Doping modulates the ratio of tetragonal to monoclinic phases in HZO films, and Y-doped HZO (Y:HZO) specifically exhibits a high tetragonal phase ratio and a dielectric constant of 40.9. To clarify the fundamental mechanism driving the enhancement in dielectric properties, various analyses combined with density functional theory (DFT) calculations were conducted. Through the optimization of the post-deposition annealing (PDA) process and the heterojunction structure with Al2O3, an Al2O3/Y:HZO heterojunction with a high dielectric constant and lower leakage current was developed. Consequently, a thin-film transistor (TFT) with the Au/Ti/amorphous InGaZnO4 (a-IGZO)/Al2O3/Y:HZO/TiN structure demonstrated excellent performance, exhibiting low subthreshold swing (SS) values within a narrow gate-source voltage range.
Chapter 3 presents the realization of robust ferroelectricity in ultrathin (2.5 nm) HZO FTJs. To address the challenges of phase instability and interfacial degradation at the nanometer scale, a 0.5 nm-thick ZrO2 seed layer was introduced. This interfacial engineering effectively promoted the formation of the orthorhombic phase and enhanced ferroelectricity, as confirmed by structural, electrical, and piezoresponse analyses. The resulting Pt/HZO/ZrO2/TiN devices exhibited a tunneling electroresistance (TER) ratio of 8 under ±1.5 V pulses, a remnant polarization of 8 µC cm-2, and stable ferroelectric switching. Furthermore, the feasibility of high-density integration was demonstrated through a 3 × 3 crossbar array capable of pattern programming and stable ON/OFF readout. This work presents a practical pathway toward highly scalable and CMOS-compatible ferroelectric non-volatile memories with competitive performance at ultrathin thickness.
This dissertation proposes practical and scalable phase engineering solutions to resolve the critical trade-offs in HZO-based device integration. The findings provide a pathway for the advancement of high-performance high-k dielectrics and ferroelectric memories, with significant implications for future logic devices and non-volatile memory systems.

목차 (Table of Contents)

• Chapter 1 1
• 1.1. Crystallographic properties of fluorite-structured oxides 3
• 1.1.1. Polymorphism and phase transition 3
• 1.1.2. Dielectric permittivity and crystal phases 5
• 1.1.3. Origin of ferroelectricity 6
• 1.2. Device physics of ferroelectric tunnel junctions (FTJs) 8
• 1.2.1. Quantum mechanical tunneling mechanisms 8
• 1.2.2. Physics of FTJs 12
• 1.2.3. Device architectures and performance factors 13
• 1.3. Challenges in scaling: The size effect 15
• 1.3.1. Depolarization fields 15
• 1.3.2. Dead layer and interface effects 17
• 1.4. Phase stabilization engineering strategies 18
• 1.4.1. Cation doping engineering 18
• 1.4.2. Interface and strain engineering 19
• 1.5. Scope and prospects of the thesis 20
• 1.6. Reference 22
• Chapter 2 29
• 2.1. Introduction 31
• 2.2. Experimental section 34
• 2.3. Results and discussion 37
• 2.3.1. Impact of cation doping on crystal structure and dielectric properties 37
• 2.3.2. Stabilization mechanism of tetragonal phase via Y-doping and oxygen vacancies 47
• 2.3.3. Optimization of post-deposition annealing for leakage current suppression 52
• 2.3.4. Device performance of TFTs with Al2O3/Y:HZO heterojunction dielectric 55
• 2.4. Conclusion 59
• 2.5. Reference 60
• Chapter 3 67
• 3.1. Introduction 69
• 3.2. Experimental section 71
• 3.3. Results and discussion 74
• 3.3.1. Effect of ZrO2 seed layer on phase stabilization 74
• 3.3.2. Ferroelectric switching behavior and microstructural analysis 81
• 3.3.3. Switching dynamics and reliability characteristics 90
• 3.3.4. Demonstration of pattern programming in crossbar array 97
• 3.4. Conclusion 100
• 3.5. Reference 102
• Summary 109
• List of publications 111
• Abstract (in Korean) 117