Charge-Ring Vertical NAND Flash Memory for Data Retention Improvement = 데이터 보존 성능 개선을 위한 고리 구조 수직형 낸드 플래시 메모리

다국어 초록 (Multilingual Abstract)

Novel charge-ring vertical NAND (CR-VNAND) flash memory is proposed to improve the retention characteristics under aggressive z-scaling conditions. By initially charging the hole within the CR layer, the lateral electric field in the charge trap layer (CTL) is effectively mitigated, thereby suppressing hole lateral migration (LM). Notably, the suppression of electron LM remains unaffected in CR-VNAND due to the deep electron trap energy level. Compared to conventional VNAND flash memory, the proposed CR-VNAND significantly enhances retention characteristics, improving Vth stability up to 42 % and 35 % in the erase-program-erase (EPE) pattern and program-erase-program (PEP) pattern, respectively. In particular, the retention advantage of CR-VNAND remains effective with aggressive z-scaling. In addition, a 17 % enhancement in program efficiency enables a larger program window. These findings provide practical design insights for z-scaling in VNAND flash devices.

국문 초록 (Abstract)

본 연구에서는 VNAND 소자의 Z-스케일링에 따른 데이터 retention 특성 열화 문제를 개선하기 위하여, 새로운 구조의 Charge-Ring (CR) 기반 VNAND 플래시 메모리 (CR-VNAND)를 제안하였다. 제안된 CR-VNAND 구조는 CR 층에 초기에 홀 (hole)을 주입함으로써, 전하 트랩 층 (CTL) 내부의 수평 전기장 (lateral electric field)을 효과적으로 완화시켜 홀 측면 이동 (hole LM)을 억제한다. 특히, CTL의 깊은 전자 트랩 준위로 인해 전자 측면 이동 (electron LM) 억제 특성은 유지된다. 제안된 CR-VNAND는 기존 VNAND 대비 EPE 패턴과 PEP 패턴에서 각각 42%, 35%의 문턱전압 (Vth) 안정성 향상을 보였으며, Z-스케일링이 진행되더라도 이러한 retention 개선 효과가 유지됨을 확인하였다. 더불어, 프로그램 효율(program efficiency) 이 약 17% 향상되었으며, 이를 통해 보다 넓은 프로그램 윈도우 확보가 가능함을 입증하였다. 이러한 결과는 제안된 CR-VNAND 구조가 Z-스케일링 환경에서의 VNAND 소자 신뢰성 확보를 위한 유효한 설계 방안을 제시함을 의미하며, 향후 고집적 메모리 소자의 설계 및 공정 최적화에 중요한 인사이트를 제공한다.

목차 (Table of Contents)

• Chapter 1. Introduction (p.1)
• 1.1 Scaling of VNAND flash memory (p.1)
• 1.2 Lateral Migration (LM) (p.3)
• 1.3 Hole LM in scaled VNAND (p.5)
• 1.4 Reliability challenges in logical scaling (p.9)
• Chapter 2. Main Concept and Simulation Setup(p.11)
• 2.1 Main concept of Charge-ring (CR)-VNAND(p.11)
• 2.2 Simulation setup(p.13)
• Chapter 3. Key Process Flow and Scheme of CR-VNAND(p.15)
• Chapter 4. Results and Discussion(p.17)
• 4.1 Data retention characteristics(p.17)
• 4.2 Data retention characteristics in scaled CR-VNAND (p.23)
• 4.3 Program characteristics (p.25)
• 4.4 Optimization of Charge-Ring (CR)(p.27)
• Chapter 5. Conclusion(p.30)
• Bibliography(p.31)
• 초 록 (p.37)