본 논문은 고정밀 계측 및 측정 시스템을 위한 저전력, 고-분해도 용량- 펄스시간 변환기 설계에 관한 것이다. 본 논문에서 제안하는 용량-펄스시간 변환기는 1 단계 램프-적분기, 2 단계 램프...

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=T17401806
청주 : 청주대학교 대학원, 2026
2026
한국어
562 판사항(5)
충청북도
59p. : 삽화, 도표; 26cm.
청주대학교 논문은 저작권에 의해 보호받습니다.
A Study on the Design of Low-Power, High-Resolution Capacitance-to-Pulse Time Converters Based on OTA-C Integration
지도교수:박지만
참고문헌: p. 53-56
I804:43007-200000944243
0
상세조회0
다운로드본 논문은 고정밀 계측 및 측정 시스템을 위한 저전력, 고-분해도 용량- 펄스시간 변환기 설계에 관한 것이다. 본 논문에서 제안하는 용량-펄스시간 변환기는 1 단계 램프-적분기, 2 단계 램프...
본 논문은 고정밀 계측 및 측정 시스템을 위한 저전력, 고-분해도 용량- 펄스시간 변환기 설계에 관한 것이다. 본 논문에서 제안하는 용량-펄스시간 변환기는 1 단계 램프-적분기, 2 단계 램프-적분기, 비교기, 논리 게이트, N 비트 카운터로 구성된다. 제안한 용량-펄스시간 변환기는 OTA-C 기반 2-단 계 적분기와 비교기 회로를 통해 커패시터 센서의 작은 정전용량 변화에 대한 시간(펄스-폭)을 크게 발생하였다. OTA-C 기반 적분기는 입력 전압에 대해 작은 선형적인 전류를 발생하고, 이를 이용해 센서의 작은 정전용량 변화에 대해 긴 적분 시간을 형성하였다. 제안하는 용량-펄스시간 변환기는 센서의 매우 작은 정전용량의 변화에 대해 기존 1-단계 적분기의 짧은 적분 시간 형성으로 인한 작은 시간(펄스-폭) 발생과 고-분해도를 위해 고속 클럭 신호 사용 으로 전력 소모가 증가하는 문제를 해결하였다.
또한 제안한 선형 OTA와 전류-미러를 이용한 회로는 입력 전압에 대한 선형성이 우수하며 온도에 안정된 전류를 발생할 수 있도록 설계하였다. 선형 OTA 회로는 내부 공통-드레인 증폭기의 전압 이득인 a 배수 계수에 의한 전류를 발생하며, 이는 99.2%의 우수한 선형성과 약 71ppm/℃ 온도 계수를 갖는다.
제안한 용량-펄스시간 변환기는 외부의 큰 용량의 커패시터를 연결하여 시간(펄스-폭)을 크게 발생할 수 있도록 설계하였다. 이를 통해 저속 클럭 신호 사용으로 저전력과 고-분해도를 쉽게 얻을 수 있다. 제안하는 OTA-C 적분 기반 용량-펄스시간 변환기는 TSMC 180nm CMOS 공정을 사용하여 설계하였다. 모의실험 Tool은 Cadence Virtuoso Spectre를 사용하였다. 설계한 OTA-C 적분 기반 1-단계 용량-펄스시간 변환기는 약 100us 시간(펄스-폭)을 발생하며, 2.56MHz 클럭 신호를 사용하여 8비트 분해도의 7.9비트 ENOB와 52uW의 소모 전력을 갖는다. 설계한 OTA-C 적분 기반 2-단계 용량-펄스시간 변환기는 약 2.909ms 시간(펄스-폭)을 발생하며, 89KHz 클럭 신호를 사 용하여 8비트 분해도의 7.9비트 ENOB와 17uW의 소모 전력을 갖는다. 5.6MHz 클럭 신호를 사용하여 14비트 분해도의 13.4비트 ENOB와 156uW의 소모 전력을 가지며 적용된 커패시터 용량 변화 범위는 최대 1pF이다.
다국어 초록 (Multilingual Abstract)
This paper is about the design of a low-power, high-resolution Capacitance-to-Pulse Time Converter for high-precision measurement and instrumentation systems. The Capacitance-to-Pulse Time Converter proposed in this paper consists of a first-stage ram...
This paper is about the design of a low-power, high-resolution Capacitance-to-Pulse Time Converter for high-precision measurement and instrumentation systems. The Capacitance-to-Pulse Time Converter proposed in this paper consists of a first-stage ramp-integrator, a second-stage ramp-integrator, a comparator, a logic gate, and an N-bit counter. The proposed Capacitance-to-Pulse Time Converter generates a large time(pulse-width) for small capacitance changes of a capacitor sensor through an OTA-C based 2-stage integrator and a comparator circuit. The OTA-C based integrator generates a small and linear current for the input voltage, which is used to form a long integration time for small capacitance changes of the sensor. The proposed Capacitance-to-Pulse Time Converter solves the problems of small time(pulse-width) generation due to short integration time formation of a conventional 1-stage integrator for very small capacitance changes of the sensor and increased power consumption due to use of a high-speed clock signal for high-resolution.
In addition, the proposed circuit using the linear OTA and Current-mirror is designed to have excellent linearity with respect to input voltage and to generate temperature-stable current. The linear OTA circuit generates a current determined by the multiplication factor a which is the voltage gain of the internal common-drain amplifier, and has an excellent linearity of 99.2% and a temperature coefficient of approximately 71ppm/℃.
The proposed Capacitance-to-Pulse Time Converter is designed to generate a larger time(pulse-width) by connecting a large external capacitor. This enables low-power consumption and high-resolution to be easily achieved using a low-speed clock signal. The proposed OTA-C integration based Capacitance-to-Pulse Time Converter was designed using TSMC 180nm CMOS process. The simulation tool used was Cadence Virtuoso Spectre. The designed 1-stage Capacitance-to-Pulse Time Converter Based on OTA-C Integration generates a time(pulse-width) of approximately 100µs and using a 2.56 MHz clock signal, achieves an 8bit resolution with 7.9bit ENOB and a power consumption of 52µW. The designed 2-stage Capacitance-to-Pulse Time Converter Based on OTA-C Integration generates a time(pulse-width) of approximately 2.909ms and using an 89KHz clock signal, achieves an 8bit resolution with 7.9bit ENOB and a power consumption of 17µW. Using a 5.6MHz clock signal, it achieves a 14bit resolution with 13.4bit ENOB and a power consumption of 156µW, and the applied capacitance variation range of the capacitor sensor is up to 1pF.
목차 (Table of Contents)