Integration of Volatile and Non-Volatile Memory for Enhanced Synaptic Characteristics = 시냅틱 특성 개선 위한 비휘발성 및 휘발성 메모리 집적

다국어 초록 (Multilingual Abstract)

Neuromorphic systems are hardware architectures that emulate the structure of the
human neural network to perform parallel computation. Based on the integration of memory
and processor units, such systems can mitigate the memory-processor bottleneck, thereby
improving computational speed and reducing power consumption.
In these systems, synaptic devices play a key role in modulating the connection strength
between neurons, where high integration density and low-power operation are essential
requirements. Accordingly, extensive research has been conducted on various non-volatile
memory-based synaptic devices, including resistive random-access memory (RRAM),
ferroelectric field-effect transistors (FeFETs), and silicon-oxide-nitride-oxide-silicon
(SONOS) structures.
Among these devices, the SONOS device achieves stable charge retention and excellent
linear conductance modulation through charge trapping and detrapping via strong electricfield-induced Fowler-Nordheim (FN) tunneling. However, its high-field-dependent
operation leads to high operating voltages and slow switching speeds.
In contrast, research on volatile synaptic devices capable of short-term memory and highspeed learning has also been actively conducted. A representative example is the onetransistor dynamic random-access memory (1T-DRAM) structure, which modulates the
channel conductance by charge accumulation in the floating-body region, thereby achieving
fast operation and high energy efficiency. Nevertheless, due to its volatile nature, the
retention time is short, making long-term weight storage difficult.
In this study, a single-transistor synaptic device that combines both mechanisms is
proposed. The proposed hybrid single-transistor synaptic device performs high-speed
learning by modulating the channel conductance through the floating-body effect induced
by gate-induced drain leakage (GIDL) current, while achieving long-term memory by
storing charge in the dielectric layer via FN tunneling.
Using technology computer-aided design (TCAD) simulations, the electrical
performance of the proposed device was thoroughly investigated in terms of threshold
voltage variation, conductance, and sensing margin under both volatile and non-volatile
operating modes. In addition, the obtained device-level data were incorporated into the
NeuroSim framework to extend the analysis to the circuit and system levels, and the
neuromorphic recognition capability was evaluated using the MNIST (Modified National
Institute of Standards and Technology) handwritten digit dataset

국문 초록 (Abstract)

뉴로모픽 시스템은 인간의 신경망 구조를 모사하여 병렬 연산을 수행하는 하드웨
어 아키텍처로, 메모리와 프로세서의 통합 구조를 기반으로 메모리-프로세서 간 데이
터 병목을 줄여 연산 속도를 증가시키고 전력 소모를 줄일 수 있다.
이러한 시스템에서 시냅스 소자는 뉴런 간의 연결 강도를 조절하는 핵심 요소로,
고집적화와 저전력 동작이 필수적이다. 이를 실현하기 위해 저항성 랜덤 액세스 메모
리 (RRAM), 강유전성 전계 효과 트랜지스터 (FeFET), 실리콘-산화물-질화물-산화물
-실리콘 (SONOS)소자 등 다양한 비휘발성 메모리 기반 시냅스 소자가 활발히 연구되
고 있다.
이 중 SONOS 소자는 강한 전계를 통한 파울러-노드하임 (Fowler-Nordheim, FN)
터널링으로 전하를 포획 및 제거가 가능하여 안정적인 전하 포획 상태 유지 시간과
높은 전도도 선형성을 구현할 수 있다. 그러나 이러한 고전계 의존적 동작 특성으로
인해 높은 구동 전압과 느린 동작 속도라는 한계를 가진다.
한편, 단기 기억 및 고속 학습을 구현할 수 있는 휘발성 시냅스 소자 구조에 대한
연구도 활발히 진행되고 있다. 대표적으로 단일 트랜지스터 동적 랜덤 접근 메모리
(1-Transistor Dynamic Random Access Memory, 1T-DRAM) 구조는 플로팅 바디
(Floating-Body) 영역에 전하를 축적하여 채널 전도도를 변화시키는 원리를 이용하며,
이를 통해 빠른 속도와 높은 에너지 효율을 달성할 수 있다. 하지만 휘발성 특성으로
인해 데이터 유지 시간이 짧아 장기적인 정보 저장에는 한계가 존재한다.
이에 본 연구에서는 두 메커니즘을 하나의 트랜지스터에 동작하는 시냅스 소자를
제안한다. 저전압에서 제어 가능한 게이트 유도 드레인 누설 (Gate-Induced Drain
Leakage, GIDL) 전류에 의해 유도되는 플로팅 바디 효과를 활용하여 채널 전도도를
변화시켜 고속으로 학습하고, FN 터널링을 통해 절연막 내에 전하를 저장함으로써 장
기 기억 특성을 확보하는 하이브리드 단일 트랜지스터 시냅스 소자를 제안하였다.
제안된 소자의 전기적 특성은 기술 컴퓨터 지원 설계 (Technology ComputerAided Design, TCAD) 시뮬레이션을 통해 분석하였으며, 휘발성 및 비휘발성 모드에서
의 임계전압 변화, 전도도, 그리고 감지 여유(Sensing Margin)을 평가하였다. 또한, 소
자 수준의 결과를 NeuroSim 프레임워크와 연계하여 회로 및 시스템 수준으로 확장하
였고, MNIST (Modified National Institute of Standards and Technology) 손글씨 데이
터셋을 이용해 뉴로모픽 인식 성능을 검증하였다.

목차 (Table of Contents)

• List of Figures ⅱ
• List of Tables ⅲ
• Abstract ⅳ
• Chapter 1. Introduction 1
• Chapter 2. Device Concept and Simulation Framework 3
• A. Principle of Non-Volatile Operation 3
• B. Principle of Volatile Operation 5
• C. Proposed Hybrid Memory Structure 8
• D. Simulation Setup and Physical Models 13
• Chapter 3. Simulation Results and Discussion 16
• A. Basic Electrical Characteristics (Id-Vg, Vt Variation) 16
• B. Volatile and Non-Volatile Operation Characteristics 20
• C. System-Level Analysis 26
• Chapter 4. Conclusion 30
• References 32
• Korean Abstract 37