n-FBFET 구조를 이용한 1T-DRAM 소자 및 로직-인-메모리 인버터 소자 특성 연구

국문 초록 (Abstract)

본 연구에서는 CMOS 공정과 호환되는 p-n-p-n 구조의 feedback field-effect transistor (FBFET) 기반 소자를 제안한다. 이 소자는 potential well과 positive feedback 루프를 활용하여 외부 전압의 인가 없이도 데이터를 보존할 수 있는 뛰어난 스위칭 특성을 가진다. 이러한 배경 하네 FBFET의 잠재력을 증명하고자 실제 소자 제작 및 측정과 시뮬레이션 연구를 진행하였다.
먼저, FBFET의 메모리 동작을 실험적으로 확인하기 위해 500 nm의 채널 길이를 갖는 n 채널 FBFET을 SOI 기판 위에 제작하여 성능을 구현하였다. 그 결과 실제 소자 상에서 ~ 107 정도의 on/off 전류 비가 나타났다. 메모리 동작의 경우 쓰기 동작에서는 600 ns, 읽기와 유지 동작에서는 1.2 µs의 빠른 속도에서도 메모리 동작을 수행하였고 특히 외부 전원 공급이 차단된 상태에서 10초 이상 데이터를 안정적으로 유지하는 긴 보존 시간을 달성하였다. 또한, 읽기/쓰기 동작에 대한 내구성을 평가한 결과 109 회를 초과하는 우수한 수명을 확인하였으며 메모리 어레이 환경에서 발생할 수 있는 인접한 셀의 방해 펄스에 대한 뛰어난 내성을 보여 신뢰성을 확보하였다.
더 나아가 FBFET의 미세화 및 로직-인-메모리 소자로서의 발전된 잠재성을 탐색하고자 30 nm의 채널 길이를 갖는 n 채널 FBFET을 TCAD 시뮬레이션을 통해 제작하고, 이를 풀 다운 저항과 연결하여 FBFET으로 구성된 인버터 회로를 mixed-mode simulation을 통해 설계하였다. 그 결과 시뮬레이션 상에서 ~ 1011 에 달하는 높은 on/off 전류 비가 나타났고, 5.4 mV/dec 미만의 subthreshold swing (SS) 값을 기록하였다. 특히 메모리 가능 면에서 인버터의 동작은 나노초 수준의 빠른 쓰기 속도와 긴 데이터 유지 시간, 그리고 80초 이상을 데이터 손상 없이 읽을 수 있는 특성을 보였다.

다국어 초록 (Multilingual Abstract)

In this study, we proposes a feedback field-effect transistor (FBFET) based on a CMOS-compatible p-n-p-n silicon device. This device utilizes a potential well and a positive feedback loop to achieve excellent switching characteristics that can preserve data without applying external voltage. Therefore, to demonstrate the potential of the FBFET, we sequentially performed simulation studies followed by the fabrication and measurement of an actual device.To verify the practical operation and reliability of the FBFET, we fabricated an n-channel FBFET with a 500 nm channel length on an SOI substrate. The fabricated device exhibited an on/off current ratio of approximately 10⁷. For memory operations, the device achieved high speeds of 600 ns (write) and 1.2 µs (read/hold), while also demonstrating a long retention time of more than 10 seconds under zero-bias conditions. Furthermore, the device demonstrated excellent endurance, exceeding 10⁹ read/write cycles. It also ensured high reliability, showing robust immunity to disturb pulses from adjacent cells in an array configuration. To explore the potential for device scaling and its advanced application as a Logic-in-Meomory (LIM) we designed an n-channel FBFET with a 30 nm gate length using TCAD simulation. Then, an inverter circuit, which consists of an FBFET connected to a pull-down resistor, was designed through mixed-mode simulation. The simulation results demonstrated a high on/off current ratio of approximately 1011 and a subthreshold swing (SS) below 5.4 mV/dec. The inverter demonstrated excellent memory functions, including fast write speeds, long retention, and the ability to perform non-destructive reads for more than 80 s.

목차 (Table of Contents)

• 제 1 장 서 론 1
• 제 1 절 연구의 중요성 1
• 제 2 절 연구의 목적 4
• 제 2 장 이론적 배경 5
• 제 1 절 메모리 적용을 위한 단일 게이트 실리콘 소자 5
• 제 2 절 FBFET의 동작 원리 6
• 제 3 절 기존 1T-1C DRAM 및 1T-DRAM 연구 동향과 본 연구의 차별성 9
• 제 3 장 Capacitor-less 1T-DRAM 소자 11
• 제 1 절 소자의 구조 및 측정 방법 11
• 제 2 절 Capacitor-less 1T-DRAM 소자의 전기적 특성 13
• 제 3 절 요 약 21
• 제 4 장 로직-인-메모리 인버터 소자 22
• 제 1 절 소자의 구조 및 시뮬레이션 방법 22
• 제 2 절 로직-인-메모리 인버터 소자의 전기적 특성 24
• 제 3 절 요 약 37
• 제 5 장 결 론 38
• 참고문헌 41
• 부록 48
• Abstract 51