RISS 학술연구정보서비스

검색

인기 검색어

    다국어 입력

    http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

    변환된 중국어를 복사하여 사용하시면 됩니다.

    예시)
    • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
    • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
    닫기

    Amplifier-Assisted EF-CIFF Noise Shaping SAR ADC with Triple-Sampling kT/C Cancellation = 증폭기 보조형 노이즈 쉐이핑 순차근사 아날로그-디지털 변환기의 삼중 샘플링 열잡음 제거 기법

    한글로보기

    https://www.riss.kr/link?id=T17392514

    • 0

      상세조회
    • 0

      다운로드
    서지정보 열기
    • 내보내기
    • 내책장담기
    • 공유하기
      • URL 복사
    • 오류접수
    인용문이 복사되었습니다.

    부가정보

    국문 초록 (Abstract) kakao i 다국어 번역

    고해상도 SAR ADC는 구조가 단순하고 전력 효율이 높아 다양한 센서 및 IoT 응용에서 널리 사용되고 있다. 그러나 고차 분해능을 확보하기 위해서는 양자화 잡음을 효과적으로 억제할 수 있는 노이즈 쉐이핑 기법이 필요하며, 이를 위해서는 안정적이고 높은 차수를 갖는 노이즈 쉐이핑 루프 필터의 구현이 핵심적인 과제가 된다. 또한 전면 샘플링 과정에서 발생하는 열잡음은 노이즈 셰이핑으로 제거할 수 없기 때문에, 고해상도 SAR ADC의 성능 한계를 결정짓는 중요한 병목 요소로 작용한다.

    본 연구에서는 이러한 두 가지 한계를 동시에 해결하기 위해 증폭기 보조 노이즈 쉐이핑 구조와 삼중 샘플링 열잡음 제거 기법을 제안한다. 제안된 노이즈 쉐이핑 루프필터 구조는 다이오드 연결 동적 증폭기를 이용하여 낮은 전력으로 보조 이득을 제공함으로써, 공정 및 전압 변화에 강인한 3차 노이즈 셰이핑을 구현한다. 아울러, 삼중 샘플링 기반의 열잡음 제거 기법을 적용하여 큰 샘플링 커패시터나 고대역폭 프리앰프 없이도 유효 입력 샘플링 노이즈를 효과적으로 감소시킨다.

    제안된 구조는 28-nm CMOS 공정을 이용하여 설계되었으며, 전원 전압은 1 V, OSR은 8, 샘플링 속도는 10 MS/s로 동작한다. 입력 신호 주파수 596 kHz에서 수행된 잡음 모의 실험 결과, SNDR은 82 dB, ENOB는 약 13.3 bit로 확인되었다. 총 전력 소모는 282 µW이며, Schreier FoM은 176 dB를 달성하였다.
    번역하기

    고해상도 SAR ADC는 구조가 단순하고 전력 효율이 높아 다양한 센서 및 IoT 응용에서 널리 사용되고 있다. 그러나 고차 분해능을 확보하기 위해서는 양자화 잡음을 효과적으로 억제할 수 있는 ...

    고해상도 SAR ADC는 구조가 단순하고 전력 효율이 높아 다양한 센서 및 IoT 응용에서 널리 사용되고 있다. 그러나 고차 분해능을 확보하기 위해서는 양자화 잡음을 효과적으로 억제할 수 있는 노이즈 쉐이핑 기법이 필요하며, 이를 위해서는 안정적이고 높은 차수를 갖는 노이즈 쉐이핑 루프 필터의 구현이 핵심적인 과제가 된다. 또한 전면 샘플링 과정에서 발생하는 열잡음은 노이즈 셰이핑으로 제거할 수 없기 때문에, 고해상도 SAR ADC의 성능 한계를 결정짓는 중요한 병목 요소로 작용한다.

    본 연구에서는 이러한 두 가지 한계를 동시에 해결하기 위해 증폭기 보조 노이즈 쉐이핑 구조와 삼중 샘플링 열잡음 제거 기법을 제안한다. 제안된 노이즈 쉐이핑 루프필터 구조는 다이오드 연결 동적 증폭기를 이용하여 낮은 전력으로 보조 이득을 제공함으로써, 공정 및 전압 변화에 강인한 3차 노이즈 셰이핑을 구현한다. 아울러, 삼중 샘플링 기반의 열잡음 제거 기법을 적용하여 큰 샘플링 커패시터나 고대역폭 프리앰프 없이도 유효 입력 샘플링 노이즈를 효과적으로 감소시킨다.

    제안된 구조는 28-nm CMOS 공정을 이용하여 설계되었으며, 전원 전압은 1 V, OSR은 8, 샘플링 속도는 10 MS/s로 동작한다. 입력 신호 주파수 596 kHz에서 수행된 잡음 모의 실험 결과, SNDR은 82 dB, ENOB는 약 13.3 bit로 확인되었다. 총 전력 소모는 282 µW이며, Schreier FoM은 176 dB를 달성하였다.

    더보기

    목차 (Table of Contents)

    • I. Introduction 1
    • 1.1. Background of the Study 1
    • 1.2. Research Motivation 1
    • II. Review of Conventional Techniques 4
    • 2.1. Review of Noise-Shaping SAR Architectures 4
    • I. Introduction 1
    • 1.1. Background of the Study 1
    • 1.2. Research Motivation 1
    • II. Review of Conventional Techniques 4
    • 2.1. Review of Noise-Shaping SAR Architectures 4
    • 2.2. Review of Prior kT/C Cancellation 22
    • III. Proposed Amplifier-Assisted EF-CIFF Noise Shaping SAR ADC with Triple-Sampling kT/C Cancellation 28
    • 3.1. Amplifier-Assisted EF-CIFF Noise Shaping SAR ADC 28
    • 3.2. Triple-Sampling kT/C Cancellation 38
    • 3.3. Proposed Architecture and Implementation 46
    • IV. Simulation Results and Analysis 52
    • 4.1. Verification of Triple-Sampling kT/C Cancellation 52
    • 4.2. Loop Filter Performance of the Amplifier-Assisted Noise Shaping SAR 56
    • 4.3. Full ADC Transient Simulation Results 57
    • 4.4. Power Consumption and Performance Summary 60
    • V. Conclusion 62
    • References 64
    • 초록 66
    더보기

    분석정보

    View

    상세정보조회

    0

    Usage

    원문다운로드

    0

    대출신청

    0

    복사신청

    0

    EDDS신청

    0

    동일 주제 내 활용도 TOP

    더보기

    주제

    연도별 연구동향

    연도별 활용동향

    연관논문

    연구자 네트워크맵

    공동연구자 (7)

    유사연구자 (20) 활용도상위20명

    이 자료와 함께 이용한 RISS 자료

    나만을 위한 추천자료

    해외이동버튼