우주환경에서의 반도체 열화 메커니즘 및 내방사선 설계 방법론 제안 = Semiconductor Degradation Mechanisms in Space Environments and a Proposal for Radiation-Hardened Design Methodologies

국문 초록 (Abstract)

본 논문은 매립 채널 어레이 트랜지스터(BCAT)에서 발생하는 단일 이벤트 업셋 (SEU) 현상을 분석하고, 이를 완화하기 위한 설계 방법론을 제시한다. 반도체 공정 의 미세화로 인해 DRAM은 우주 방사선과 같은 고에너지 입자에 더욱 취약해지고 있으며, 특히 중이온 입사 시 발생하는 SEU는 데이터 신뢰성을 심각하게 저해하는 주요 요인이다. 본 연구에서는 TCAD 시뮬레이션을 통해 중이온이 BCAT 구조에 미치는 영향을 분석하였으며, 일반적으로 소자 성능 열화 요인으로 간주되던 계면 트랩(Interface Trap)이 SRH 재결합을 촉진하여 SEU로 인한 전압강하를 완화할 수 있음을 확인 하였다. 또한 저장 노드 하부에 부분 절연층을 삽입한 Pi-BCAT 구조를 제안하여 민감 부피 감소 및 퍼널 효과 억제를 통해 SEU 내성을 향상시켰다. 트랩 농도 최 적화를 통해 GIDL 및 RHE 증가를 최소화하면서도 SEU 완화 효과를 극대화할 수 있는 설계 가이드라인을 제시하였으며, Pi-BCAT과 트랩의 결합으로 기존 BCAT 대비 최대 48%의 전압강하 완화를 달성하였다. 본 연구는 물리적 차폐 없이 소자 내부 구조 개선만으로 방사선 강건성을 확보할 수 있는 실용적 접근법을 제시한다.

다국어 초록 (Multilingual Abstract)

This paper analyzes single event upset (SEU) in buried channel array transistors (BCAT) and presents device-level design methods for mitigation.
As semiconductor technology scales, DRAM becomes more vulnerable to high energy particles such as space radiation, and SEUs induced by heavy ions threaten data reliability. Using TCAD simulations, we examine the impact of heavy ion strikes on the BCAT structure and show that interface traps, usually considered detrimental, can promote Shockley Read Hall (SRH) recombination and thereby reduce the SEU-induced storage node voltage drop ΔV_SN. We also propose a partial-isolation BCAT (Pi-BCAT) that inserts a local insulator beneath the storage node, which reduces the sensitive volume and suppresses the funnel effect, improving SEU hardness.
By optimizing trap density, the mitigation effect can be maximized while limiting increases in gate induced drain leakage and row hammer effects. Combining Pi-BCAT with trap-assisted SRH recombination achieves up to a 48% reduction in ΔV_SN compared with a conventional BCAT. These results demonstrate a practical path to radiation tolerance based on internal device engineering without external shielding.

목차 (Table of Contents)

• 국문 초록 1
• 제 1장 서 론 2
• 제 2 장 DRAM에서의 신뢰성 문제 3
• 1. DRAM과 MOSFET의 동작원리 3
• 2. GIDL(Gate-Induced Drain Leakage) 4
• 3. Row Hammer Effect 6
• 4. Radiation Effect 7
• 제 3 장 BCAT에서 Radiation 영향 9
• 1. Single Event Upset 메커니즘 9
• 2. 중이온 입사가 소자에 미치는 영향 10
• 제 4장 Trap을 통한 중이온 영향 완화 15
• 1. Trap을 통한 SRH Recombination 15
• 2. Trap 농도에 따른 GIDL, RHE 증가 대비 SEU 완화 17
• 제 5장 중이온 입사가 Row Hammering에 미치는 영향 19
• 1. 전하 생성 경로 확장에 따른 전압강하 완화 19
• 2. 반복 토글 조건에서의 악영향 21
• 제 6장 방사선에 강건한 Pi-BCAT 24
• 1. SEU에 강건한 Pi-BCAT (Partial isolation type BCAT) 24
• 2. Pi-BCAT + Trap 26
• 3. 다양한 LET에서의 BCAT과 Pi-BCAT 27
• 제 7장 결론 29
• References 30
• Abstract 33