격자기반 양자내성암호 ML-KEM 하드웨어 설계 및 검증 = Hardware Design and Verification of ML-KEM for Lattice-Based Post-Quantum Cryptography

국문 초록 (Abstract)

오늘날 네트워크 통신 환경에서는 데이터의 기밀성과 무결성을 보장하기 위해 RSA, E CDSA, ECDH와 같은 공개키 기반 암호가 폭넓게 사용된다. 그러나 Shor 알고리즘을 활용한 양자회로 연산은 소인수분해와 이산대수 문제를 다항시간에 해결할 수 있음을 시 사하여 기존 공개키 체계의 안전성 가정을 약화시킨다. 이에 NIST는 양자컴퓨터 시대에 도 안전한 암호체계를 마련하고자 양자내성암호(Post-Quantum Cryptography, PQC) 표준화를 추진하였고, 그 결과 ML-KEM, ML-DSA, SLH-DSA를 차세대 표준으로 채택 하였다. 이들 PQC는 기존 공개키 암호와 달리 격자, 해시와 같은 수학적 난제에 기반하 여 효율적인 해법이 알려져 있지 않다. 특히 Shor 알고리즘은 소인수분해이산대수에만 직접적인 영향을 미치고, Grover 알고리즘의 가속은 복잡도를 제곱근 수준으로만 낮추 므로 Security Level 선택을 통해 목표 보안을 유지할 수 있다. 하지만 PQC는 알고리 즘 내부 파라미터와 복잡한 연산으로 인해 계산메모리 오버헤드가 증가하며, 이로 인해 IoT나 자율주행과 같이 저지연저전력고신뢰가 동시에 요구되는 환경에서는 소프트웨어 만으로 위 조건을 만족하는 구현이 어렵다.
이에 본 논문은 이후 다가오는 IoT환경에서 사용하기 위해 Dual Butterfly Unit과 연 산기 내부에서의 파이프라인 구조를 적용한 NTT 코어, 그리고 저면적 Keccak 블록을 통합한 ML-KEM 전체 하드웨어 아키텍처를 RTL 수준에서 설계한다. 또한 표준 테스트 벡터와 DPI-C를 이용해 시뮬레이션 검증 및 FPGA 프로토타이핑을 수행한다. 이를 통해 제안 구조를 비교분석함으로써, 연산 효율성과 자원 활용 측면에서 우수한 성능을 보임 을 확인한다. 이를 바탕으로 향후 경량 IoT 기기나 임베디드 시스템과 같은 제한된 환경 에서도 적용 가능한 ML-KEM 하드웨어 구현의 가능성을 제시한다.

다국어 초록 (Multilingual Abstract)

Today’s networked systems widely employ public-key cryptosystems such as RSA and ECC to guarantee data confidentiality and integrity, but these schemes become vulnerable in the presence of quantum computers. This threat has motivated NIST(National Institute of Standards and Technology) to standardize PQC(Post-Quantum Cryptography), including ML-KEM as a key-encapsulation mechanism. However, the large parameters and complex operations of PQC incur significant computational and memory overhead, so purely software implementations are ill suited to low-latency, low-power embedded devices.
This thesis presents an RTL-level hardware architecture for ML-KEM. The design integrates a dual-butterfly pipelined NTT core, a compact Keccak core, and the required sampling, encoding/decoding, and compression/decompression blocks into a single datapath. Functional correctness is verified against the NIST reference implementation using standard test vectors and DPI-C simulation, and an FPGA prototype is used to evaluate resource utilization.
Experimental results show that the proposed architecture implements ML-KEM with reduced logic utilization while supporting the full algorithmic functionall, suggesting its potential as a hardware building block for post-quantum secure embedded systems.

목차 (Table of Contents)

• I. 서론 1
• 1. 연구의 배경 1
• 2. 논문 기여 3
• 3. 논문 구성 4
• II. 배경지식 5
• 1. 암호 알고리즘 5
• 가. 공개 키 암호 5
• 나. 키 캡슐화 암호 6
• 2. ML-KEM 7
• 가. 개요 7
• 나. Keccak 8
• 다. NTT(Number Theoretic Transform) 9
• 라. Key Generation 12
• 마. Encrpytion 13
• 바. Decryption 15
• III. 설계 및 구현 16
• 1. 전체 구조 16
• 2. Keccak 18
• 3. Rejection Sampling 20
• 4. CBD(Centered Binomial Distribution) 22
• 5. NTT 24
• 가. DBU(Dual Butterfly Unit) 25
• 6. CompressDecompress 27
• 가. Compress 27
• 나. Decompress 28
• 7. EncodeDecode 29
• 가. Encode 29
• 나. Decode 30
• IV. 실험 및 검증 31
• 1. 실험 환경 31
• 2. 실험 과정 및 결과 33
• 가. 검증 과정 34
• 나. 검증 결과 35
• 3. 성능 비교 및 차별점 39
• V. 결론 41