RISS 학술연구정보서비스

검색

인기 검색어

    다국어 입력

    http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

    변환된 중국어를 복사하여 사용하시면 됩니다.

    예시)
    • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
    • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
    닫기

    2차원 TMDC 계면에서의 변형 유도 반데르발스 힘 조절을 통한 게이트 적층 안정성 향상

    한글로보기

    https://www.riss.kr/link?id=T17386653

    • 0

      상세조회
    • 0

      다운로드
    서지정보 열기
    • 내보내기
    • 내책장담기
    • 공유하기
      • URL 복사
    • 오류접수
    인용문이 복사되었습니다.

    부가정보

    국문 초록 (Abstract) kakao i 다국어 번역

    로직 반도체는 무어의 법칙에 따른 미세화 스케일링을 통해 고성능 및 저전력 특성을 달성해 왔다. 그러나 14 nm 이하 공정 노드에서는 물리적 한계에 도달하면서, FinFET 및 GAA 트랜지스터와 같은 구조적 대안들이 제안되어 기술 진보를 이어오고 있다. 그럼에도 불구하고 이러한 접근법 역시 점차 한계에 가까워지고 있으며, 이에 따라 실리콘 채널을 대체할 수 있는 새로운 반도체 재료에 대한 연구가 활발히 진행되고 있다.

    이러한 후보 물질 중 전이금속 칼코겐화물(transition metal dichalcogenides, TMDCs)은 독특한 2차원 구조로 인해 큰 주목을 받고 있다. TMDC는 z-방향으로 반데르발스 결합을 가지며, 전자의 이동이 2차원 평면 내로 제한되어 있어 3차원 실리콘 대비 우수한 전하 이동도를 보일 수 있다. 또한 약한 층간 결합 특성으로 인해 매우 얇은 채널 구현이 가능하므로, 소자 스케일링 측면에서도 유망한 후보로 평가받고 있다. 이에 따라 TMDC를 채널로 이용한 MOSFET 연구가 활발히 이루어지고 있다.

    그러나 TMDC의 2차원적 특성은 동시에 공정 측면에서 새로운 도전 과제를 야기한다. 표면에 dangling bond가 존재하지 않고 층간 결합력이 약하기 때문에, 고유전율(high-k) 절연막인 HfO₂와 같은 물질을 균일하게 증착하는 것이 어렵다. 특히 TMDC 위에 직접 ALD 공정을 적용할 경우, 섬(island) 형태의 비균일 성장과 핀홀 형성이 발생하기 쉬우며, 이는 소자의 신뢰성과 전기적 특성을 저하시키는 주요 원인이 된다. 이러한 문제는 top-gate 구조 구현을 어렵게 만드는 핵심 요인으로 작용한다.

    본 연구에서는 TMDC 표면에서의 화학적·물리적 손상을 최소화하면서, 고품질의 high-k 절연막을 균일하게 성장시키기 위한 새로운 접근법을 제안한다. 본 접근법의 핵심은 인접한 층 간의 열팽창 계수 차이에 의해 유도되는 기계적 변형(strain)을 활용하여 TMDC의 부착 에너지(adhesion energy)를 향상시키는 것이다. 기판의 열팽창에 의해 TMDC에 간접적인 응력이 유도될 수 있으며, 이러한 응력의 크기가 TMDC 표면의 접착 에너지에 직접적인 영향을 미친다는 점을 확인하였다. 또한, 해당 strain을 정밀하게 조절함으로써 ALD 공정 중 TMDC와 high-k 게이트 절연막 간의 계면 결합을 효과적으로 강화할 수 있음을 실험적으로 입증하였다. 그 결과, 보다 균일하고 연속적인 산화막 성장이 가능함을 확인하였다.
    번역하기

    로직 반도체는 무어의 법칙에 따른 미세화 스케일링을 통해 고성능 및 저전력 특성을 달성해 왔다. 그러나 14 nm 이하 공정 노드에서는 물리적 한계에 도달하면서, FinFET 및 GAA 트랜지스터와 ...

    로직 반도체는 무어의 법칙에 따른 미세화 스케일링을 통해 고성능 및 저전력 특성을 달성해 왔다. 그러나 14 nm 이하 공정 노드에서는 물리적 한계에 도달하면서, FinFET 및 GAA 트랜지스터와 같은 구조적 대안들이 제안되어 기술 진보를 이어오고 있다. 그럼에도 불구하고 이러한 접근법 역시 점차 한계에 가까워지고 있으며, 이에 따라 실리콘 채널을 대체할 수 있는 새로운 반도체 재료에 대한 연구가 활발히 진행되고 있다.

    이러한 후보 물질 중 전이금속 칼코겐화물(transition metal dichalcogenides, TMDCs)은 독특한 2차원 구조로 인해 큰 주목을 받고 있다. TMDC는 z-방향으로 반데르발스 결합을 가지며, 전자의 이동이 2차원 평면 내로 제한되어 있어 3차원 실리콘 대비 우수한 전하 이동도를 보일 수 있다. 또한 약한 층간 결합 특성으로 인해 매우 얇은 채널 구현이 가능하므로, 소자 스케일링 측면에서도 유망한 후보로 평가받고 있다. 이에 따라 TMDC를 채널로 이용한 MOSFET 연구가 활발히 이루어지고 있다.

    그러나 TMDC의 2차원적 특성은 동시에 공정 측면에서 새로운 도전 과제를 야기한다. 표면에 dangling bond가 존재하지 않고 층간 결합력이 약하기 때문에, 고유전율(high-k) 절연막인 HfO₂와 같은 물질을 균일하게 증착하는 것이 어렵다. 특히 TMDC 위에 직접 ALD 공정을 적용할 경우, 섬(island) 형태의 비균일 성장과 핀홀 형성이 발생하기 쉬우며, 이는 소자의 신뢰성과 전기적 특성을 저하시키는 주요 원인이 된다. 이러한 문제는 top-gate 구조 구현을 어렵게 만드는 핵심 요인으로 작용한다.

    본 연구에서는 TMDC 표면에서의 화학적·물리적 손상을 최소화하면서, 고품질의 high-k 절연막을 균일하게 성장시키기 위한 새로운 접근법을 제안한다. 본 접근법의 핵심은 인접한 층 간의 열팽창 계수 차이에 의해 유도되는 기계적 변형(strain)을 활용하여 TMDC의 부착 에너지(adhesion energy)를 향상시키는 것이다. 기판의 열팽창에 의해 TMDC에 간접적인 응력이 유도될 수 있으며, 이러한 응력의 크기가 TMDC 표면의 접착 에너지에 직접적인 영향을 미친다는 점을 확인하였다. 또한, 해당 strain을 정밀하게 조절함으로써 ALD 공정 중 TMDC와 high-k 게이트 절연막 간의 계면 결합을 효과적으로 강화할 수 있음을 실험적으로 입증하였다. 그 결과, 보다 균일하고 연속적인 산화막 성장이 가능함을 확인하였다.

    더보기

    다국어 초록 (Multilingual Abstract) kakao i 다국어 번역

    Logic semiconductors have advanced through Moore's Law scaling to achieve high performance and low power consumption. However, below the 14 nm node, the scaling limit has been reached, and solutions like FinFETs and GAA transistors have extended progress. Yet, these approaches are also nearing their limits, driving research into alternative strategies, including new materials to replace Si channels.
    Among these, transition metal di-chalcogenides (TMDCs) have gained attention for their unique two-dimensional structure. TMDCs exhibit van der Waals bonding in the Z direction, restricting electron movement to two dimensions, which enhances mobility compared to three-dimensional Si. Furthermore, the weak interlayer bonding makes it easier to implement thin channels, making TMDCs promising candidates for scaling. Consequently, research into MOSFETs using TMDCs is actively ongoing.
    However, the two-dimensional nature of TMDCs poses challenges. The absence of dangling bonds and weak interlayer bonding make it difficult to deposit materials like high-k HfO2 uniformly. Direct ALD deposition of HfO2 on TMDCs often results in island-like growth, causing pinholes that degrade device reliability. This issue hinders the fabrication of top-gate devices.
    In this study, we propose a novel methodology to achieve uniform growth of high-k dielectrics on TMDC surfaces via atomic layer deposition (ALD) while minimizing chemical and physical damage to the 2D channel. The core idea is to enhance the adhesion energy of TMDCs by exploiting the mechanical strain induced by the difference in thermal expansion coefficients between adjacent layers. It was confirmed that TMDCs can experience indirect strain through the thermal expansion of the underlying substrate, and that the degree of strain directly influences their surface adhesion energy. By tuning this strain, we experimentally demonstrated that the interfacial bonding between the TMDC and the high-k gate oxide during the ALD process can be significantly improved, resulting in the formation of a more uniform and continuous oxide layer.
    번역하기

    Logic semiconductors have advanced through Moore's Law scaling to achieve high performance and low power consumption. However, below the 14 nm node, the scaling limit has been reached, and solutions like FinFETs and GAA transistors have extended progr...

    Logic semiconductors have advanced through Moore's Law scaling to achieve high performance and low power consumption. However, below the 14 nm node, the scaling limit has been reached, and solutions like FinFETs and GAA transistors have extended progress. Yet, these approaches are also nearing their limits, driving research into alternative strategies, including new materials to replace Si channels.
    Among these, transition metal di-chalcogenides (TMDCs) have gained attention for their unique two-dimensional structure. TMDCs exhibit van der Waals bonding in the Z direction, restricting electron movement to two dimensions, which enhances mobility compared to three-dimensional Si. Furthermore, the weak interlayer bonding makes it easier to implement thin channels, making TMDCs promising candidates for scaling. Consequently, research into MOSFETs using TMDCs is actively ongoing.
    However, the two-dimensional nature of TMDCs poses challenges. The absence of dangling bonds and weak interlayer bonding make it difficult to deposit materials like high-k HfO2 uniformly. Direct ALD deposition of HfO2 on TMDCs often results in island-like growth, causing pinholes that degrade device reliability. This issue hinders the fabrication of top-gate devices.
    In this study, we propose a novel methodology to achieve uniform growth of high-k dielectrics on TMDC surfaces via atomic layer deposition (ALD) while minimizing chemical and physical damage to the 2D channel. The core idea is to enhance the adhesion energy of TMDCs by exploiting the mechanical strain induced by the difference in thermal expansion coefficients between adjacent layers. It was confirmed that TMDCs can experience indirect strain through the thermal expansion of the underlying substrate, and that the degree of strain directly influences their surface adhesion energy. By tuning this strain, we experimentally demonstrated that the interfacial bonding between the TMDC and the high-k gate oxide during the ALD process can be significantly improved, resulting in the formation of a more uniform and continuous oxide layer.

    더보기

    목차 (Table of Contents)

    • 제1장 서론 1
    • 1.1 연구 배경 및 목적 1
    • 1.2 관련 배경 지식 7
    • 1.2.1 TMDC (Transition Metal Dichalcogenide) 7
    • 1.2.2 Thin Film Stress 8
    • 제1장 서론 1
    • 1.1 연구 배경 및 목적 1
    • 1.2 관련 배경 지식 7
    • 1.2.1 TMDC (Transition Metal Dichalcogenide) 7
    • 1.2.2 Thin Film Stress 8
    • 1.2.3 Van der Waals force 10
    • 1.2.4 ALD (Atomic Layer Deposition) 11
    • 제2장 실험 방법 13
    • 2.1 소자 구조 설계 13
    • 2.2 시료 제작 방법 14
    • 2.2.1 시료 제작 과정 14
    • 2.2.2 Dry Transfer 원리 및 방법 17
    • 2.2.3 Metal Patterning 원리 및 방법 18
    • 2.2.4 ALD 공정 조건 18
    • 2.3 소자 측정 및 분석 방법 19
    • 2.3.1 AFM(Atomic Force Microscope) 분석 방법 19
    • 2.3.2 Capacitance-Voltage Curve 측정 조건 21
    • 제3장 실험 결과 22
    • 3.1 Strain에 따른 Raman Peak shift 검증 22
    • 3.2 Van der waals force 유의차 검증 24
    • 3.3 Coverage 검증 26
    • 3.4 전기적 특성 검증 28
    • 제4장 결론 34
    더보기

    분석정보

    View

    상세정보조회

    0

    Usage

    원문다운로드

    0

    대출신청

    0

    복사신청

    0

    EDDS신청

    0

    동일 주제 내 활용도 TOP

    더보기

    주제

    연도별 연구동향

    연도별 활용동향

    연관논문

    연구자 네트워크맵

    공동연구자 (7)

    유사연구자 (20) 활용도상위20명

    이 자료와 함께 이용한 RISS 자료

    나만을 위한 추천자료

    해외이동버튼