2-Step dual-loop ZQ calibration for PAM-3 LTT driver in memory interfaces

국문 초록 (Abstract)

본 논문에서는 고속 메모리 인터페이스에서 사용되는 PAM-3 신호 방식에 적합한 저전력 ZQ 캘리브레이션 회로를 제안한다. 제안된 회로는 LTT(Low-Tapped Termination) 기반 드라이버 구조를 활용하여 정적 종단 전력 및 출력 용량(CIO)을 효과적으로 줄이면서도 고속 동작에 필요한 임피던스 정합(Impedance matching)을 달성할 수 있도록 설계되었다. 특히, 듀얼 루프 기반의 2단계 ZQ 캘리브레이션 구조를 도입하여 풀업(PU)과 풀다운(PD) 경로를 독립적으로 보정하고, PAM-3 신호에서 요구되는 중간 레벨에 대한 정밀한 조정이 가능하도록 하였다.
SAR(Successive Approximation Register) 기반의 이진 탐색 방식을 활용한 알고리즘을 통해 코드를 찾는 시간을 방식 대비 최대 4.6배 빠르게 가져갈 수 있으며, 보조수단으로 업/다운 카운터 방식의 선형 탐색 알고리즘을 두어 강건성을 높였다. 또한 Monte Carlo 시뮬레이션 결과 ±5.8 % 수준의 Ron 변동성을 유지함으로써 성능 수준을 유사하게 유지하면서도 ZQ calibration 시간을 단축하였다. 이러한 결과를 바탕으로 제안된 ZQ 캘리브레이션 회로는 차세대 FLASH, DRAM 등 PAM-3 신호 전송방식을 적용한 고속 메모리 인터페이스에서 유용하게 활용될 수 있다.

다국어 초록 (Multilingual Abstract)

This thesis proposes an improved ZQ calibration method for a Low-Tapped Termination (LTT) voltage-mode driver that generates three output levels targeting Pulse Amplitude Modulation Level-3 (PAM-3) signaling. The circuit features a dual-loop, two-step calibration process combined with binary search utilizing a Successive Approximation Register (SAR), enabling a short locking time. By controlling the multiplexing of the code, middle-level calibration is performed without requiring additional Pull-Up (PU) or Pull-Down (PD) stages, reducing the driver size. This approach reduces the ZQ code locking time by a factor of 4.6 compared to conventional methods. The ZQ calibration circuit is designed using a Samsung 28 nm CMOS process with a 1.0 V supply voltage, occupying a total area of 0.0293 mm2.

목차 (Table of Contents)

• Chapter 1. INTRODUCTION 1
• 1.1 Research Motivation and Problem Statement 1
• Chapter2. Preliminaries 3
• 2.1 Types of Termination Techniques 3
• A. High-Speed Unterminated Logic (HSUL) 4
• B. Center-Tapped Termination (CTT) 5
• C. Pseudo Open Drain (POD) 6
• D. Low-Tapped Termination (LTT) 7
• 2.2 Pulse Amplitude Modulation (PAM) 8
• 2.3 ZQ Calibration 10
• 2.4 Successive Approximation Register (SAR) 14
• 2.5 Fraction-Referred Input Switching-Then-Averaging (FISA) 17
• Chapter3. Proposed PAM-3 ZQ Calibration 19
• 3.1 Top Block Diagram 19
• 3.2 Proposed PAM-3 Driver with Code Multiplexing 21
• 3.3 Offset-Calibrated Two Step ZQ Calibration using FISA 24
• A. High-level Calibration with SAR 26
• B. Dual-loop Middle-level/Low-level Calibration 27
• Chapter4. Simulation Result and Layout 28
• 4.1 Layout Implementation 28
• 4.2 Simulation Result 29
• 4.3 Performance Summary 33
• Chapter5. Conclusion 35
• References 36
• Korean Abstract 39