배선 가능성을 향상시키는 새로운 표준 셀 구조 및 물리적 설계 방법론 = A Novel Standard Cell Structure and Physical Design Methodology to Enhance Routability

국문 초록 (Abstract)

현대의 고집적 회로 시대에 이르러, 지속적인 미세화 추세는 배선 복잡도를 크게 증가시켰으며, 이는 회로 성능에 직접적인 영향을 미치고 있다. 공정의 미세화가 진행되고 칩 내부 금속 배선 레이어의 수가 증가함에 따라, 기존의 표준 셀 라이브러리는 한계를 드러내며 심각한 배선 병목 현상을 야기하고 있다. 이러한 문제는 회로 품질을 저해할 뿐만 아니라, 시간이 많이 소요되는 수정을 필요로 하여 자동화된 설계 흐름을 방해한다.
이러한 한계점을 극복하기 위해, 본 논문은 두 가지 구성 요소로 이루어진 접근 방식을 제안한다. 첫째, 핀 접근의 자유도를 확장하여 혼잡도가 높은 영역 내에서 배선 유연성을 향상시키는 새로운 표준 셀 구조를 소개한다. 둘째, 기존 EDA tool과의 원활한 통합을 보장하도록 특별히 설계된 물리적 설계 방법론을 제시한다. 이 방법론을 통해 기존 설계 흐름에 큰 수정 없이도 새로운 셀을 효과적으로 배치 및 배선할 수 있다.
제안하는 접근 방식은 오픈 소스 PDK를 사용하여 검증되었으며, 이는 실험 환경에 맞추고 의도된 설계 조건을 정확하게 반영하기 위해 부분적으로 수정되어 사용되었다. 실험 결과, 비아 수와 총 배선 길이가 크게 감소했으며, 이는 배선 가능성의 향상, 소비 전력 감소 및 성능 향상으로 이어졌음을 확인하였다.
이러한 결과는 새로운 셀 아키텍처와 맞춤형 설계 방법론의 조합이 기존 솔루션에 대한 실용적이고 효과적인 대안을 제공하며, 미래 기술 노드에서 더 효율적이고 확장 가능한 회로 설계를 가능하게 함을 보여준다.

다국어 초록 (Multilingual Abstract)

In the modern era of highly integrated circuits, the continuous drive for miniaturization has led to a significant increase in routing complexity, which directly impacts circuit performance. As process scaling advances and the number of on-chip metal layers increases, conventional standard cell libraries are revealing limitations, causing severe routing bottlenecks. This issue not only harms circuit quality but also requires time-consuming corrections, disrupting automated design flows.
To overcome these limitations, this paper proposes a dual-component approach. First, we introduce a novel standard cell structure that improves routing flexibility by expanding the degrees of freedom for pin access, particularly within highly congested regions. Second, we present a physical design methodology specifically designed to ensure seamless integration with existing EDA tools. This methodology allows the new cells to be placed and routed effectively without significant modifications to existing design flows.
The proposed approach is validated using the open-source PDK, which was partially modified and used to fit the experimental environment and accurately reflect the intended design conditions. Experimental results confirmed significant reductions in via count and total wirelength, which led to improved routability, reduced power consumption, and enhanced performance.
These findings demonstrate that the combination of a new cell architecture and a tailored design methodology provides a practical and effective alternative to conventional solutions, enabling more efficient and scalable circuit designs in future technology nodes.

목차 (Table of Contents)

• 제 1 장 서 론 1
• 제 2 장 효율적인 물리적 설계를 위한 표준 셀 구조 4
• 2.1 기존 표준 셀 구조와 문제점 4
• 2.2 배선 유연성 향상을 위한 제안하는 표준 셀 구조 6
• 2.3 다중 핀 접근 구조 7
• 제 3 장 배선 향상을 위한 최적화된 물리적 설계 9
• 3.1 라이브러리 수정 및 다중 핀 접근 구현 10
• 3.2 배선 이점 및 설계 효율성 14
• 제 4 장 실험 결과 17
• 4.1 배치 및 배선 결과 비교 18
• 4.2 다중 핀 접근 구조 배선 검증 23
• 4.3 혼합 셀 검증 및 레이아웃 24
• 제 5 장 결 론 26
• [참고 문헌] 27
• [부록] 29