하이브리드 DAC을 이용한 아날로그-디지털 변환기 : 생체 의학용 어플리케이션을 위한 저전력?고집적 데이터 컨버터 설계 = An 8-bit 100kS/s SAR ADC with C-CI DAC : A Low-area and Low-power Data Converter Design for Biomedical Applications

국문 초록 (Abstract)

본 논문에서는 높은 전력 효율과 면적 효율의 생체 의학용 8비트 100kS/s SAR ADC를 제시한다. 제안된 구조는 capacitive-charge injection DAC(C-CI DAC)을 포함하며, 공정 변동성에 따른 게인 불일치를 완화하기 위해 CDAC과 CIDAC을 직렬로 연결하고 리던던트 비트를 추가한다. 또한, 추가 캐패시터 없이 출력 선형 범위를 확장할 수 있는 스위칭 기법과 소비 전력을 최소화하기 위한 누설 전류 저감 기법을 도입한다. 프로토타입은 28nm CMOS 프로세스로 구현되어 389um2의 core 면적을 가지며, 100kS/s 샘플링 속도에서 최대 42.57dB의 SNDR을 보여준다. 또한, 소비전력은 26.57nW으로 FoMw은 2.43fJ/conv-step이다. 기존의 생체 의학용 ADC와 비교했을 때 FoM과 면적이 우수하다.

다국어 초록 (Multilingual Abstract)

In this paper, we presents an ultra-low-power and compact 8-bit SAR ADC for biomedical applications. A hybrid capacitive charge injection DAC (C–CI DAC) architecture is proposed to achieve high energy efficiency and small area simultaneously. To further reduce power consumption under low-speed operation, several techniques are applied to suppress leakage current. The proposed ADC is implemented in a 28-nm CMOS process and operates at a 0.4 V supply. At a sampling rate of 100kS/s, it achieves an SNDR of 42.57dB while consuming 26.71nW. The resulting Walden FoM is 2.43fJ/conversion-step, with a core area of 389um².

목차 (Table of Contents)

• 표목차 ⅱ
• 그림목차 ⅲ
• 국문초록 ⅳ
• 제1장 서론 1
• 제1절 Motivation 1
• 제2절 Charge Injection ADC 2
• 제2장 Proposed ADC Architecture 4
• 제1절 C-CI DAC 구조 4
• 제2절 CI Cell Implementation 6
• 제3절 Charge Pumping Input Switch. 8
• 제3장 Digital Logic Power Reduction 9
• 제1절 CI Pulse Generator 9
• 제2절 Asynchronous SAR Logic 10
• 제4장 측정 결과 11
• 제1절 Chip 테스트 환경 11
• 제2절 제안하는 구조의 실험 결과 12
• 제5장 결론 17
• 참고문헌 18
• ABSTRACT 19