오프셋 평균화를 이용한 축차 비교형 아날로그-디지털 변환기의 비트 가중치 보정 : 시간 교차 방식 ADC 설계를 위한 단일 채널 면적 최적화 방법 = A 11-bit 1GS/s Time-Interleaved SAR ADC with Offset-Averaging CDAC weight calibration: Single-Channel Area Optimization Methods for Time-Interleaved ADC Design

국문 초록 (Abstract)

본 논문에서는 successive approximation register (SAR) analog-to- digital converter (ADC)의 capacitive digital-to-analog converter (CDAC)의 부정합을 보정하기 위한 알고리즘을 제안한다. 제안하는 알고리즘은 SAR ADC 내부의 CDAC 을 재사용해 ADC 입력에 오프셋을 주입한 다음, 디지털 출력을 평균화하는 방법을 통해 CDAC 의 가중치를 추정한다. 시뮬레이션 결과, 5%의 most-significant bit (MSB) 표준편차 오차, 20%의 least-significant bit (LSB) 표준편차 오차에서 약 13dB 의 signal-to-noise and distortion ratio (SNDR), 약 25dB 의 spurious free dynamic range (SFDR)의 성능 향상을 보였다. 이에 더해 제안하는 가중치 보정을 활용해 CDAC 레이아웃을 더욱 효율적으로 구성해 단일 채널 SAR ADC 의 면적을 줄였다.

다국어 초록 (Multilingual Abstract)

This paper proposes an algorithm to calibrate the mismatch of the capacitive digital-to-analog converter (CDAC) in a successive approximation register (SAR) analog-to-digital converter (ADC). The proposed algorithm estimates the CDAC weights by reusing the internal CDAC of the SAR ADC to average the digital outputs, into which an offset has been injected at the ADC input. Simulation results show performance improvements of approximately 13 dB in signal-to-noise and distortion ratio (SNDR) and approximately 25 dB in spurious free dynamic range (SFDR), even with a 5% standard deviation error in the MSBs and a 20% standard deviation error in the LSBs. Furthermore, by utilizing the proposed weight calibration, the CDAC layout was configured more efficiently, reducing the area of the single-channel SAR ADC.

목차 (Table of Contents)

• 표목차 ⅱ
• 그림목차 ⅲ
• 국문초록 ⅳ
• 제 1 장 서론 1
• 제 1 절 SAR ADC 1
• 제 2 절 CDAC 부정합 2
• 제 2 장 CDAC 가중치 보정 4
• 제 1 절 오프셋 평균화 4
• 제 2 절 CDAC 가중치 측정 5
• 제 3 절 가중치 보정을 위한 입력신호 7
• 제 4 절 가중치 보정 절차 9
• 제 3 장 ADC 구현 10
• 제 1 절 ADC 구조 10
• 제 2 절 입력 신호 발생기 12
• 제 3 절 CDAC 레이아웃 13
• 제 4 장 시뮬레이션 결과 14
• 제 5 장 결론 18
• 참고문헌 19
• ABSTRACT 21