신경망 응용을 위한 Recess Channel 구조 기반 IGZO DRAM 특성 분석 = Analysis of Recess Channel IGZO DRAM for Neural Network Applications

다국어 초록 (Multilingual Abstract)

This work presents an in-depth investigation of the device behavior and memory operation of a Vertical 2-Transistor 0-Capacitor (2T0C) DRAM employing In–Ga–Zn–O (IGZO), and demonstrates enhanced data retention and neural-network applicability enabled by a Recess Channel structure. IGZO is considered a promising candidate for next generation DRAM due to its extremely low leakage current, high uniformity, and excellent BEOL compatibility, which collectively enable long retention characteristics in capacitor-less memory Cells. To establish reliable predictive capability in simulation, physical TCAD models including mobility behavior, oxygen vacancy concentration, interface trap density, and SRH recombination were calibrated using measured ID–VG characteristics of fabricated planar and vertical IGZO devices. Subsequently, the electrical behavior of Vertical 2T0C DRAM was accurately reproduced, and the impact of structural parameters under the Recess architecture was systematically analyzed in terms of short-channel effects (SCE), initial read current, current-drop ratio, and long-term retention. The Recess channel was found to increase the storage-node (SN) capacitance, improving SN voltage holding capability and suppressing charge loss during the read operation, thereby significantly reducing the initial current drop. Notably, the interplay between the read and write channel lengths (Lch,RTR and Lch ,WTR) was identified as a key factor governing DRAM performance. By introducing a normalized performance metric, the optimal parameter set achieving the best current-drop suppression and retention characteristics was determined. Based on the optimized device characteristics, a compact model was developed and validated in HSPICE, achieving less than ~10% error in ID–VG characteristics and accurately reproducing transient retention behavior compared with TCAD and measurement results. The proposed compact model also incorporates conductance-modulation capability required for neuromorphic weight updates. Repetitive electrical pulses induce gradual potentiation or depression of the Read-Bit-Line current (IRBL), successfully demonstrating synaptic-like behavior. These results show that Recess-based 2T0C IGZO DRAM can operate not only as a simple memory cell but also as a weight element in in-memory computing architectures, including ANN, SNN, and CNN-based systems. This study confirms the potential of IGZO DRAM across device, circuit, and system levels, indicating its applicability to highly scalable 3D DRAM as well as low-power, high-reliability Neural Network devices.

국문 초록 (Abstract)

본 연구에서는 In–Ga–Zn–O (IGZO)를 활용한 Vertical 2 Transistor 0 Capacitor(2T0C) DRAM 구조의 소자 및 메모리 동작 특성을 심층적으로 분석하고, Recess Channel 구조를 기반으로 한 데이터 유지(Retention) 향상 및 Neural Network 응용 가능성을 제시하였다. IGZO는 매우 낮은 누설 전 류, 높은 균일도, BEOL 공정 호환성 등 많은 장점을 지녀 2T0C DRAM 구현 시 장기 Retention 확보에 유리하므로 차세대 DARM 후보군으로 주목받고 있다. 먼저 시뮬레이션의 성능 예측력을 높이기 위해 제작된 Planar 및 Vertical IGZO 소자의 실측 ID–VG 특성 기반으로 TCAD 물리 모델(이동도, 산소 공공 밀도, 인터페이스 트랩, SRH 재결합 등) 정합성을 확보하고, Vertical 2T0C DRAM의 정확한 전기적 특성을 재현하는 시뮬레이션 환경을 구축하였다. 이 후 Recess Channel 구조를 적용한 Vertical 2T0C DRAM 소자의 구조 파라미터가 SCE (Short-channel effect), 초기 Read current, Current Drop 비율, 장 기 Retention 성능에 미치는 영향을 체계적으로 분석하였다. 그 결과, Recess Channel은 저장 노드 (SN) 쪽 정전용량을 증가시켜 SN 전압 유지 능력을 향상시키고, Read 구간에서의 전하 손실을 억제하여 초기 전류 감소율을 크게 줄이는 효과가 있음을 확인하였다. 특히 Read 및 Write Channel 길 이(Lch,RTR ,Lch,WTR) 두 요소의 조합에 따라 DRAM 성능이 상반되게 변화함을 규명하였다. 종합적인 성능 지표를 도입하여 최적의 파라미터 조합을 탐색 한 결과, 가장 우수한 Current Drop 억제 및 Retention 유지 성능을 나타내 는 Ch를 확인하였다. 최적화된 소자 특성을 기반으로 Compact Model을 구축하여 HSPICE 시뮬레이션으로부터 검증한 결과, ID–VG 특성에서 오차 약 10% 이하로 높은 정확 도를 확보했으며, transient retention 특성 또한 실측 및 TCAD 결과와 일치 하였다. 본 Compact Model은 DRAM을 단순 메모리 소자로만 활용하는 것이 아니라, 뉴로모픽 시스템에서 요구되는 가중치 조절(weight update)을 위한 conductance modulation 기능을 포함하고 있다. 즉, 반복적인 전기적 자극 (pulse)에 따라 Read-Bit-Line의 전류(IRBL)이 점진적으로 증가(potentiation)하 거나 감소(depression)하는 시냅스 유사 거동을 구현하였다. 이를 통해 Recess Channel 구조 기반 2T0C IGZO DRAM은 기존 DRAM 대 비 단순한 저장 기능을 넘어, ANN·SNN·CNN 기반의 인메모리 컴퓨팅 구 조에서 가중치 Cell로 동작할 수 있음을 검증하였다. 본 연구는 소자–회로– 시스템 전반에서 IGZO DRAM 구조의 잠재력을 검증한 것으로, 향후 고집적 3D DRAM 개발뿐 아니라 저전력·고신뢰 뉴로모픽 컴퓨팅용 시냅스 소자로 확장될 수 있음을 보여준다.

목차 (Table of Contents)

• 표목차 ⅲ
• 그림목차 ⅳ
• 국문초록 ⅵ
• 제1장 서론 1
• 제1절 연구 배경 및 기존 1T1C DRAM 구조의 한계 1
• 제2절 2T0C 구조의 등장 및 Planar·Vertical DRAM의 발전 2
• 제2장 Vertical 2T0C IGZO DRAM의 전기적 및 Retention 특성 분석을 위한 시뮬레이션 환경 구축 5
• 제1절 2T0C IGZO DRAM 시뮬레이션을 위한 2D 소자 구조 및 정합성 평가 5
• 1. Planar IGZO TFT의 구조 형성 및 모델 정합성 평가 5
• 2. Vertical 2T0C TFT의 구조 형성 및 시뮬레이션 확장 7
• 3. Recess Channel 기반 DRAM 구조 제안 및 공정 방법 9
• 제2절 2T0C IGZO DRAM의 Retention 특성 분석을 위한 시뮬레이션 11
• 제3장 Recess 구조 기반 Vertical 2T0C IGZO DRAM의 전기적 및 Retention 특성 분석 13
• 제1절 Wrtie 및 Read 소자의 Scaling 효과 분석 13
• 제2절 DRAM의 Retention 특성 분석 17
• 1. Recess 구조 기반 IGZO 2T0C DRAM의 Retention 특성 분석 17
• 2. Current Drop 및 Retention 분석을 위한 DRAM 성능 평가 지표 정의 19
• 3. WTR / RTR 의 Channel 길이 변화에 따른 Retention 특성 분석 21
• 4. Channel 길이 및 Recess depth에 따른 Retention 특성 최적화 22
• 제4장 2T0C IGZO DRAM Compact Model 기반 응용 연구 27
• 제1절 IGZO Compact Model 기반 DRAM 특성 정합성 평가 27
• 제2절 2T0C DRAM Cell의 이용한 Conductance 특성 분석 30
• 제5장 결론 33
• 참고문헌 35
• ABSTRACT 39