6G 셀룰러 애플리케이션을 위한 블로커에 강인한 In-Band Full-Duplex 수신기의 설계 = Design of the Blocker-Tolerant In-Band Full-Duplex Receiver for 6G Cellular Applications

국문 초록 (Abstract)

본 논문은 in-band full-duplex(IBFD) 6G 셀룰러 애플리케이션을 위한 N-path filter를 통해 input-referred second-order intercept point(IIP2) 성능이 향상된 새로운 IBFD 수신기 아키텍처를 제안한다. IBFD 환경에서는 circulator를 통해 안테나로부터 모든 대역의 신호가 filtering 없이 유입되기 때문에 강한 블로커(blocker) 제거가 필수적이다. 그러나 기존 IBFD 연구는 주로 자기 간섭(self-interference, SI) 신호 제거에만 집중해 블로커 제거 측면에서 한계를 지닌다. 제안하는 수신기는 N-path filter를 적용해 블로커 억제와 높은 IIP2 성능을 달성한다. 또한 main mixer를 재사용하여 N-path filter를 구현하여 추가적인 local oscillator(LO) 전류 소모를 최소화함으로써 LO 체인 부담과 전체 전력 소비를 낮춘다. 전체 수신기 구조는 balun-low noise amplifier(LNA), 25% duty-cycle LO로 동작하는 current-mode passive mixer, mixer 재사용 N-path notch filter, 그리고 transimpedance amplifier(TIA)로 구성된다. Balun-LNA는 중앙 탭이 있는 차동 인덕터가 적용된 LC 탱크를 사용하여 셀룰러용 중간 대역 주파수를 지원한다. 제안된 수신기의 SI canceller는 radio frequency(RF) 및 baseband(BB) 영역에서 동작하는 time-domain 기반 SIC 구조를 채택한다. Canceller tap은 delay tap, phase shifter, variable gain amplifier(VGA)를 이용하여 SI 신호의 지연, 크기, 위상을 조정함으로써 효과적인 SI 신호 제거를 수행한다. RF 영역에서는 작은 지연과 큰 크기의 SI 성분을 제거하기 위해 1차 all pass filter(APF) 기반 delay tap을, BB 영역에서는 큰 지연을 가지는 잔여 SI 성분을 제거하기 위해 2차 APF 기반 delay tap 구조를 적용했다. 제안된 수신기는 TSMC 65-nm CMOS 공정으로 설계되었으며 전체 면적은 1 mm2 을 차지한다. 또한 40 dB의 conversion gain, 3.15 dB의 noise figure(NF), 70 dBm 이상의 out of band(OOB) IIP2를 달성했다.

다국어 초록 (Multilingual Abstract)

In this paper, a new in-band full-duplex(IBFD) receiver architecture with enhanced input-referred second-order intercept point(IIP2) for 6G cellular applications, achieved through N-path filtering. In an IBFD environment, all in-band and out-of-band(OOB) signals from the antenna enter the receiver without front-end band selectivity through a circulator, making strong blocker suppression essential. However, prior IBFD research has primarily focused on self-interference(SI) cancellation and remains limited in terms of blocker rejection. The proposed receiver employs an N-path filter to simultaneously suppress blockers and achieve high IIP2 performance. In addition, the N-path filter is realized by reusing the main mixer, minimizing additional local oscillator (LO) current consumption and thereby reducing LO chain burden and overall power consumption. The receiver consists of a balun-LNA, a current-mode passive mixer driven by a 25% duty-cycle LO, a mixer reuse N-path filter, and a transimpedance amplifier(TIA). The balun-low noise amplifier(LNA) uses an LC tank with a center-tapped differential inductor to support mid-band cellular frequencies. The proposed SI canceller adopts a time-domain approach operating in both RF and baseband(BB) domains. Each canceller tap adjusts the delay, amplitude, and phase of the SI signal using a delay tap, phase shifter, and variable gain amplifier(VGA). A first-order all-pass filter(APF) is used in the RF domain to cancel strong SI components with short delays, while a second-order APF based delay tap structure is applied in the BB domain to cancel residual SI components with long delays. Implemented in a TSMC 65-nm CMOS process, the proposed receiver occupies 1 mm² and achieves a 40 dB conversion gain, a 3.15 dB noise figure(NF), and an out of band(OOB) IIP2 exceeding 70 dBm.

목차 (Table of Contents)

• 1. 서론 1
• 1.1. 연구 배경 1
• 1.2. 연구 동기 5
• 1.3. 설계 목표 8
• 1.4. 논문 구성 8
• 2. 기존 IBFD 수신기 구조 9
• 2.1. IBFD 안테나 인터페이스 9
• 2.2. FDE 기반 SI Canceller 13
• 2.3. TDE 기반 SI Canceller 17
• 2.4. Vector Modulator 기반 SI Canceller 21
• 2.5. IBFD 송수신기 22
• 3. 기존 RF Filtering 수신기 구조 25
• 3.1. Q-Enhanced LC Filter 25
• 3.2. 능동형 제거 기술 26
• 3.3. N-path Filter 29
• 4. 제안하는 블로커에 강인한 IBFD 수신기 34
• 5. 제안하는 블로커에 강인한 IBFD 수신기의 설계 38
• 5.1. RX chain 39
• 5.1.1. Balun-LNA 39
• 5.1.2. Global N-path Feedback 40
• 5.1.3. TIA와 OPAMP 45
• 5.2. Self-Interference Canceller 46
• 5.2.1. RF Canceller Delay Tap 46
• 5.2.2. BB Canceller Delay Tap 50
• 5.2.3. 위상 및 이득 제어 회로 54
• 5.2.4. SI Canceller Passive Mixer 56
• 6. 결과 57
• 7. 결론 66
• □ 참고문헌 67
• □ Abstract 73