X-대역 빔포밍 시스템을 위한 CMOS 위상천이기 및 양방향 증폭기 연구 = A Study on CMOS-based Phase shifter and Bi-directional Amplifier for X-Band Beamforming Systems

다국어 초록 (Multilingual Abstract)

In next-generation satellite communications and high-resolution radar systems, X-band beamforming architectures require RF front-ends that simultaneously achieve compact size, low power consumption, and high-precision phase control while integrating a large number of transmit/receive channels into a single chipset. In multi-channel phased-array systems, insertion loss accumulates due to passive switching networks, and phase and gain mismatches among channels degrade beam-steering performance. Therefore, the design of phase shifters and bidirectional amplifiers capable of compensating for passive losses while meeting stringent system requirements is a critical challenge.
In this work, a 7-bit phase shifter and a three-stage bidirectional amplifier suitable for an X-band four-channel beamforming transceiver chipset are designed and fabricated using a 65-nm CMOS process, and their performance is verified through measurements. The proposed phase shifter is based on a 100-Ω differential architecture and provides 128 discrete phase states with a resolution of 2.8°, covering a phase range of 0°–357.2°. Simplified T-type LC all-pass structures with reduced component counts are employed for the 2.8°, 5.625°, and 11.25° bits, while bridge T-type structures are used for the 22.5° and 45° bits. A switched-path architecture is adopted for the 90° bit, and a DPDT-based phase inversion structure is applied to the 180° bit, effectively reducing both insertion loss and phase error. The fabricated phase shifter occupies an area of 1230 × 750 μm² and achieves an insertion loss of less than 7 dB, an RMS phase error below 2.0°, and an RMS amplitude variation below 0.7 dB across the entire X-band.
The proposed bidirectional amplifier is positioned between the phase shifter and the antenna to compensate for losses introduced by passive signal paths. It is implemented as a three-stage gain amplifier with 100-Ω differential input and output interfaces. Modified cascode structures with source degeneration are applied to the first and third stages, while a conventional cascode structure is used in the second stage. Capacitive neutralization is introduced to enhance gain and stability in the X-band. Fabricated in a 65-nm CMOS process, the amplifier occupies an area of 1150 × 750 μm² and exhibits a gain exceeding 20 dB, input/output return losses better than –10 dB, a noise figure below 12 dB, and input/output P1dB levels of approximately –25 dBm and –5 dBm, respectively, over the 9–11 GHz frequency range.
The measurement results demonstrate that the proposed CMOS phase shifter and bidirectional amplifier can serve as key reusable building blocks in X-band beamforming transceiver channels, effectively compensating for insertion loss and ensuring high phase accuracy in multi-channel systems. Furthermore, the designs show favorable area and power efficiency, contributing to enhanced integration density in multi-channel beamforming chipsets.

국문 초록 (Abstract)

차세대 위성 통신 및 고해상도 레이다를 위한 X-대역 빔포밍 시스템에서는 다수의 송수신 채널을 단일 칩셋에 집적하면서도 소형화, 저전력, 그리고 고정밀 위상 제어를 동시에 만족하는 RF 프론트엔드가 요구된다. 다채널 위상 배열 구조에서는 수동 스위칭 네트워크에 의한 삽입 손실이 누적되며, 채널 간 위상 및 이득 오차가 빔 조향 성능을 저하시킨다. 따라서 시스템 요구 사양을 만족하는 위상천이기와 손실 보상용 양방향 증폭기 설계가 핵심 과제이다.
본 논문에서는 65-nm CMOS 공정을 이용하여 X-대역 4채널 빔포밍 송수신 칩셋에 적용 가능한 7-bit 위상천이기와 3단 양방향 증폭기를 설계/제작하고, 측정 결과를 통해 성능을 검증하였다. 제안하는 위상천이기는 100-Ω 차동 구조를 기반으로 0°–357.2° 범위에서 2.8° 분해능의 128개 위상 상태를 제공한다. 2.8°, 5.625°, 11.25° 비트에는 소자 수를 줄인 simplified T-type LC all-pass 구조를 적용하였고, 22.5° 및 45° 비트에는 bridge T-type 구조를 사용하였다. 또한 90° 비트에는 switched-path 기반 구조를, 180° 비트에는 DPDT 기반 위상 반전 구조를 적용하여 삽입 손실과 위상 오차를 동시에 저감하였다. 제작된 위상천이기는 1230 × 750 μm² 면적에서 X-대역 전 대역에 대해 삽입 손실 7 dB 이하, RMS phase error 2.0° 이하, RMS amplitude variation 0.7 dB 이하의 성능을 확인하였다.
제안하는 양방향 증폭기는 위상천이기와 안테나 사이에 위치하여 패시브 경로에서 발생하는 손실을 보상하는 100-Ω 차동 입/출력 3단 이득 증폭기로 구성된다. 1단과 3단에는 source degeneration을 포함한 modified cascode 구조를 적용하고, 2단에는 일반 cascode 구조를 사용하였으며, capacitive neutralization 기법을 도입하여 X-대역에서의 이득과 안정성을 향상시켰다. 65-nm CMOS 공정으로 구현된 증폭기는 1150 × 750 μm² 면적에서 9–11 GHz 구간 동안 20 dB 이상의 이득, –10 dB 이하의 입력/출력 정합, 12 dB 이하의 잡음지수, 그리고 –25 dBm/–5 dBm 수준의 입력/출력 P1dB 특성을 나타냈다.
연구 결과를 통해 제안된 CMOS 위상천이기와 양방향 증폭기가 X-대역 빔포밍 송수신 채널에서 반복적으로 사용되는 핵심 블록으로서, 다채널 시스템의 삽입 손실 보상과 위상 정밀도 확보에 기여할 수 있음을 확인하였다. 또한 면적 및 전력 효율 측면에서도 다채널 빔포밍 칩셋의 집적도 향상에 유효함을 보였다.

목차 (Table of Contents)

• I. 서론 1
• 1. 연구 배경 1
• 2. 논문의 구성 4
• II. X-대역 빔포밍 시스템 및 핵심 기술 이론 6
• 1. X-대역 빔포밍 시스템 및 4채널 송수신 칩셋 개요 6
• 2. 위상천이기 이론 8
• 3. 양방향 증폭기 이론 13
• III. 제안하는 CMOS 위상천이기 설계 및 구현 17
• 1. 전체 위상천이기 구조 17
• 2. 위상 비트별 회로 설계 19
• 1) Simplified T-type 구조 19
• 2) Bridge T-type 구조 22
• 3) Switched-Path 구조 23
• 4) DPDT 기반 180도 위상 반전 25
• 3. 칩 레이아웃 27
• 4. 위상천이기 측정 결과 29
• 1) 회로 제작과 측정 환경 29
• 2) 측정 결과 31
• IV. 제안하는 CMOS 양방향 증폭기 설계 및 구현 37
• 1. 전체 양방향 증폭기 구조 37
• 2. 증폭기 단별 설계 39
• 1) 1단 및 3단 : Modified Cascode 40
• 2) 2단 : 일반 Cascode 42
• 3) Capacitive Neutralization 43
• 3. 칩 레이아웃 45
• 4. 양방향 증폭기 시뮬레이션 및 측정 결과 48
• 1) 회로 제작과 측정 환경 48
• 2) 측정 결과 51
• V. 결론 57