차세대 컴퓨팅을 위한 나노갭 스플릿 게이트 트랜지스터 = Nanogap Split Gate Transistor for Next-Generation Computing

국문 초록 (Abstract)

전자 장치의 소형화는 이미 물리적 한계에 도달했으며, 컴퓨터 성능 향상을 위해서는 새로운 접근이 필요하다. 그중 실현 가능성과 성능 개선이 입증된 전략으로는 인공지능과 같은 차세대 컴퓨팅 기술이 있다. 그러나 이러한 기술은 복잡한 연산을 수행하기 때문에, 기존의 트랜지스터 기반 논리 회로로 구현할 경우 막대한 전력과 시간이 요구된다. 따라서 컴퓨팅의 발전을 본질적으로 성취하기 위해서는, 차세대 컴퓨팅에 적합한 새로운 하드웨어 설계가 필요하다.
이러한 접근 방식에서 현재 효과를 보이는 하드웨어는 GPU와 HBM이다. GPU는 트랜지스터의 연결 구조를 행렬 연산에 최적화하여 설계된 칩이며, HBM은 GPU가 처리한 데이터를 빠르게 저장할 수 있도록 설계된 메모리다. 이러한 구조는 행렬곱 연산을 기반으로 하는 뉴로모픽 컴퓨팅이나 트랜스포머 모델 등 차세대 컴퓨팅 기술의 발전에 큰 역할을 했으며, 새로운 하드웨어 설계의 실효성을 보여주는 사례가 되었다.
다만 차세대 컴퓨팅에는 다양한 모델이 존재하고, 각 모델은 서로 다른 형태의 연산을 요구한다. 따라서 GPU처럼 특정 연산에 특화된 구조뿐 아니라, 여러 연산 형태에 대응할 수 있는 하드웨어 연구가 필요하다. 이를 통해 다양한 차세대 컴퓨팅 기법을 하드웨어를 거처 실현하고, 컴퓨터의 발전을 이어가야 한다.
본 연구에서는 이러한 목표를 달성하기 위한 하나의 전략으로 나노갭 스플릿 게이트 트랜지스터를 제안한다. 접착 리소그래피를 이용한 나노 패턴 공정을 적용하여, 나노갭 스플릿 게이트 공정의 비용과 난이도를 크게 줄였다. 전기적 특성 평가를 통해 공정의 신뢰성과 유효성을 확인했으며, 다양한 환경에서의 전기적 특성을 측정하고 유한 요소 해석과 결합하여 동작 원리 및 소자 물리(device physics)를 정밀하게 분석했다.
이를 바탕으로 나노갭 스플릿 게이트 트랜지스터의 전기적 특성을 가우시안 함수와 곱연산 수행에 적합하도록 설계하고, 실제로 해당 연산을 사용하는 차세대 컴퓨팅 모델에 적용하여 응용 가능성을 검증하였다.
본 연구의 결과는 단위 소자 설계를 통한 차세대 컴퓨팅용 하드웨어 개발의 방향성을 제시하며, 정밀한 소자 물리 분석을 통해 전기적 특성 설계에 대한 통찰을 제공한다. 또한 제안된 소자를 실제 컴퓨팅 하드웨어로 구현함으로써 연산 기능을 정량적으로 평가하고, 회로 수준으로 확장할 수 있는 전략을 탐색하였다. 이러한 접근은 하드웨어 기반 차세대 컴퓨팅 시스템 구현에 유용한 지침을 제공하고, 향후 컴퓨터 기술 발전에 기여할 수 있을 것으로 기대된다.

목차 (Table of Contents)

• 제1장 서 론 1
• 1.1 차세대 컴퓨팅의 도래 1
• 1.2 스플릿 게이트 박막 트랜지스터 2
• 제2장 나노갭 스플릿 게이트 패턴 공정과 분석 4
• 2.1 접착 리소그래피의 공정 과정 4
• 2.1.1 기판 표면 처리 레이어의 역할 7
• 2.2 나노갭 전극 패턴에 대한 연구 9
• 2.3 접착 리소그래피의 수율 14
• 제3장 나노갭 스플릿 게이트 TFT의 평가 및 분석 15
• 3.1 나노갭 스플릿 게이트 TFT의 전기적 특성 16
• 3.1.1 스플릿 게이트의 간격 길이에 따른 전기적 특성 비교 분석 19
• 3.1.2 유한 요소 해석을 기반으로 한 메커니즘 조사 20
• 3.2 나노갭 스플릿 게이트 TFT의 균일성 통계 분석 29
• 제4장 나노갭 스플릿 게이트 TFT의 컴퓨팅 응용 33
• 4.1 역방향 전압 바이어싱을 통한 가우시안 함수 모방 33
• 4.1.1 가우시안 함수 모방 특성에 대한 연구 35
• 4.1.2 가우시안 함수 조절 특성에 대한 연구 41
• 4.2 곱연산 모방 전달 곡면 기반 트랜스포머 모델 구현 47
• 제5장 결 론 50
• 참고문헌 51
• ABSTRACT 54