기판 종류에 따른 다결정 저마늄 박막의 이동도 특성에 관한 연구 = Substrate-dependent carrier mobility in polycrystalline Ge thin films

국문 초록 (Abstract)

트랜지스터는 전류의 스위칭 및 증폭 기능을 수행하는 핵심 반도체 소자로, 소자 집적도 증가는 반도체 산업 발전을 견인해 왔다. 그러나 무어의 법칙에 기반한 미세화는 채널 길이가 수 nm 수준에 도달하면서 Short Channel Effect(SCE)와 누설전류 증가 등 물리적 한계에 직면하였다. 이러한 문제를 해결하기 위해 FinFET와 Gate-All-Around(GAA)와 같은 3차원 게이트 구조가 도입되었으나, 시스템 성능 향상을 위한 더 높은 집적도 요구는 지속되고 있다. 이에 따라 소자를 수직 방향으로 적층하는 3차원 집적(3D integration) 기술이 발전하였고, TSV 기반 적층 방식은 HBM과 같은 고대역폭 메모리 구현에 활용되고 있다. 그러나 TSV는 마이크로 범프의 축소 한계, 다층 적층 시 백그라인딩 문제, 신호 지연 증가 등 구조적 제약을 여전히 갖는다. 이러한 이유로 후공정(back-end) 온도 제한을 충족하면서도 고성능 활성층 형성이 가능한 Monolithic 3D (M3D) Integration 이 차세대 집적 기술로 주목받고 있다. M3D 상층 소자 형성을 위해서는 400 –500 °C 이하에서 결정화 가능한 재료가 요구되며, 다결정 저마늄은 Solid Phase Crystallization (SPC)을 통해 저온에서도 우수한 결정성을 확보할 수 있어 유력한 후보 물질로 연구되고 있다. 기존 연구는 결정립 크기, 결정 방위, 응력 완화 등 공정 조건을 기반으로 다결정 저마늄 이동도 향상 전략을 제시해 왔으나, 기판 종류가 미세구조 및 전기적 특성에 미치는 영향은 충분히 이해되지 않았다. 본 연구에서는 SiO₂/Si, C-cut 사파이어, R-cut 사파이어 기판 위에 전자빔 증착으로 형성된 비정질 저마늄 박막을 SPC 공정을 통해 결정화하고, 기판 종류가 다결정 저마늄 박막의 구조적·전기적 특성에 미치는 영향을 체계적으로 규명하였다. 라만 분광법과 X-선 회절(XRD)을 통해 결정성을 평가하고, Hall Effect 측정을 통해 전하 농도 및 이동도를 비교하였다. 또한, 전자 후방 산란 회절(Electron Backscatter Diffraction, EBSD) 분석을 통해 결정립 크기 및 결정 방위 분포를 조사하여 기판 의존적 미세구조 형성과 이동도 변화의 상관관계를 도출하였다. 연구 결과, 세 기판 모두에서 약 200 nm 수준의 유사한 결정립 크기가 관찰되었으나, R-cut 사파이어 기판 위에서는 (110) 우세 배향이 뚜렷하게 나타났으며, 이는 SiO₂/Si 및 C-cut 사파이어 대비 높은 이동도 (108 cm²/V·s)를 보이는 주요 요인으로 확인되었다. Hall mobility의 온도 의존성 분석 결과, 결정립계 장벽의 영향은 미미하며 이동도 차이는 주로 결정 방위 및 기판으로 유도된 응력의 차이에 기인함을 확인하였다. 본 연구는 M3D 상층 활성층으로서 다결정 저마늄의 적용 가능성을 평가하고, 기판 선택을 통한 전기적 성능 최적화 방안을 제시한다는 점에서 의의가 있다. 제안된 기판–미세구조–전기적 특성 간 상관관계 분석은 고성능 저온 다결정 저마늄 박막 기반 소자의 실현 및 차세대 3D 집적 기술 개발에 중요한 기초 자료로 활용될 것이다.

다국어 초록 (Multilingual Abstract)

We present the effect of substrate choice on the carrier mobility of polycrystalline Ge thin films on SiO₂/Si, C-cut sapphire, and R-cut sapphire substrates. The Hall mobility of the polycrystalline Ge thin films exhibited a strong correlation with the substrates, with mobility increasing sequentially for Ge thin films on SiO₂/Si, C-cut sapphire, and R-cut sapphire substrates. Hall Effect measurements further suggested minimal influence of grain boundary scattering. Electron backscatter diffraction analysis revealed similar grain sizes of ~200 nm across different substrates, but distinct grain orientation distributions, particularly with pronounced (110) grains on R-cut sapphire substrates. This work sheds light on the importance of substrate selection in optimizing the electrical performance of polycrystalline Ge thin films and highlights avenues for further investigation in understanding the underlying mechanisms governing substrate-dependent carrier mobility.

목차 (Table of Contents)

• 1. 서론 1
• 2. 문헌 연구 3
• 2.1 3차원 적층과 TSV 3
• 2.2 Monolithic 3D IC 기술 4
• 2.3 다결정 저마늄 6
• 2.4 다결정 저마늄의 결정화 방식 6
• 2.4.1 고상 결정화(Solid-Phase Crystallization, SPC) 8
• 2.5 다결정 반도체 물질의 이동도 9
• 2.6 선행 연구 11
• 2.6.1. 가열 증착 온도에 따른 다결정 저마늄 박막 특성 11
• 2.6.2 Capping layers 12
• 2.6.3 기판 종류에 따른 미세구조 영향 13
• 3. 실험 방법 14
• 3.1 다결정 저마늄 박막 형성 14
• 3.1.1 기판 선택 기준 14
• 3.1.2 비정질 저마늄 박막 가열 증착 15
• 3.1.3 Capping layer 증착 및 고상 결정화 15
• 3.2 다결정 저마늄 박막 특성 분석 16
• 3.2.1 Raman 및 XRD 분석 – 박막의 결정성 분석 16
• 3.2.2 EBSD 분석 - 박막의 Microstructure 분석 17
• 3.2.3 Hall effect measurement 17
• 4. 실험 결과 및 고찰 18
• 4.1 다결정 저마늄 박막의 결정학적 특성 18
• 4.2 다결정 저마늄 박막의 전기적 특성 20
• 4.2.1 정공 농도(Hole concentration) 20
• 4.2.2 Hall 이동도와 전하 산란 메커니즘 21
• 4.2.3 박막의 응력 23
• 4.3 다결정 저마늄 박막의 미세 구조 분석 23
• 4.4 상관 관계 분석 25
• 5. 결론 26
• 참고 문헌 27
• 영문 초록(Abstract) 32
• 감사의 글 34