고종횡비 플라즈마 식각 공정의 표면반응 모델링과 식각 프로파일 전산모사 = Surface reaction modeling and profile simulation of high-aspect ratio plasma etching

국문 초록 (Abstract)

반도체 제조 공정의 발전은 소자의 소형화와 이에 따른 집적도 증대를 위한 끊임없는 요구에 의해 주도되어 왔다. 최근까지도 소자의 스케일링은 주로 리소그래피 공정에 의해 주도되어왔다. 그러나 기존 기술은 평면 차원에서의 물리적 한계에 도달했고, 이에 따라 극자외선 장비 및 멀티패터닝과 같은 첨단 기술이 반도체 제조 공정에 도입되었다. 이러한 기술적 돌파구는 특히 논리 소자 개발에 유용하게 활용되었다.
한편 휘발성 및 비휘발성 메모리를 아우르는 메모리 반도체 산업 또한 소자 수준 및 아키텍처 수준의 스케일링을 발전시킴으로써 산업 발전을 이끌어 왔다. 제조 업체들은 소자의 구조를 평면에서 수직 방향으로 재구성하고 3차원 적층 방식을 채택함으로써 경쟁적으로 임계 치수를 축소하였다. 아울러, 학계에서는 산업 로드맵에 따라 요구되는 고종횡비 구조를 구현하기 위해 실리콘 및 실리콘 기반 유전체의 식각 특성에 대한 광범위한 연구가 진행되어 왔다.
플라즈마 식각 기술은 반도체 제조 공정에서 필수적인 공정으로 활용되어 왔다. 비등방성 및 재료에 따른 식각 선택성을 제공하는 이점은 반도체 소자 개발에 크게 기여했으나, 추가적인 성능 향상을 위해서는 보다 정교한 최적화가 필요하다. 그러나 플라즈마의 본질에 대한 이해의 부족은 개발 과정에서 중대한 문제를 야기한다. 특히 고종횡비 식각 공정에서 발생하는 넥킹, 보잉, 틸팅과 같은 프로파일 왜곡은 공정 조건의 미세한 변화에 의해서도 유발될 수 있으므로 공정 조건의 제어는 신중하게 이루어져야 한다. 본 연구에서는 이러한 복잡한 플라즈마-표면 상호작용을 이해하기 위한 노력의 일환으로 플라즈마 공정을 기술할 수 있는 합리적인 모델들을 제시한다.
플라즈마 공정의 난제를 해결하기 위해서는 플라즈마 생성종과 표면 진화를 묘사할 수 있는 시뮬레이션 프레임워크가 필요하다. 또한, 이러한 프레임워크는 물리적으로 타당한 모델을 바탕으로 공간적, 시간적 변화를 모두 고려해야 한다. 따라서, 제1장에서는 플라즈마 공정 모델링을 위한 다양한 접근법과 그 기초 배경이 소개된다. 제2장에서는 본 연구팀에서 개발한 시뮬레이션 프레임워크를 포함한 플라즈마 식각 시뮬레이션 전반의 이론적 배경이 설명된다.
제3장에서는 불화탄소 플라즈마 하에서 이산화규소 박막의 표면 반응 및 물질 전달 모델을 더욱 개선하여 나노 스케일 구조 내 중성종의 보다 현실적인 거동을 포착하였다. 제4장에서는 비정질 탄소막, 실리콘 및 질화 규소를 포함한 주요 박막에 대한 표면 반응 모델이 제시되었고, 그것은 본 연구진이 개발한 시뮬레이션 프레임워크를 사용하여 수직적층 NAND 구조에 대한 3차원 형상 프로파일 시뮬레이션으로 입증되었다. 나아가 표면 전하 축적 모듈을 적용한 시뮬레이션에서 불화탄소 층 근처 이온 궤적 변화를 관찰함으로써, 불화탄소 층의 낮은 유전율과 그로 인한 무작위적 프로파일 틸팅 간의 밀접한 상관 관계를 입증하였다.
제5장에서는 차세대 반도체 소자 제조를 위한 향후 연구 방향으로써, 최근 도입된 극저온 공정이 논의되었다. 특히 중성종의 흡착 거동이 온도에 따른 영향을 반영할 수 있도록 모델링 되었고, 3차원 형상 시뮬레이션을 통해 기존의 상온 공정과 비교되었다. 한편, 제4장에서 논의된 바와 같이 불화탄소 층의 유전율은 이온의 궤적과 밀접한 관련이 있다. 하지만 실제 고종횡비 식각 공정 중에 진화하는 불화탄소 층의 유전율을 측정하는 것은 사실상 불가능하다 따라서 제6장에서는 이러한 유전율 정보를 합리적으로 추정할 수 있는 새로운 방법론을 제시한다. 이는 실험과 원자 규모 시뮬레이션을 모두 포함하는 하이브리드 전략으로써, 실험적으로 측정하기 어려운 식각 공정 중 발생하는 불화탄소 층의 유전율을 효과적으로 모델링함으로써 기 개발된 충전 모듈에 대한 정밀한 예측 능력을 제공할 것으로 기대된다.

다국어 초록 (Multilingual Abstract)

The evolution of semiconductor manufacturing processes has been driven by a persistent pursuit of device miniaturization and corresponding integration density. The memory industry encompassing both volatile and non-volatile technologies has also emerged as a major driver of innovation through continued advances in device- and architecture-level scaling. Such advances have been enabled by aggressive dimensional scaling, including the memory cell architectures from planar to vertical configurations and the adoption of three-dimensional (3D) device integration schemes. Consequently, the etching characteristics have been widely studied in the academic field to achieve desired high-aspect-ratio (HAR) features.
In particular, profile distortions such as necking, bowing and tilting in HAR etching process should be carefully controlled, as even slight variations in process conditions can lead to significant distortions in the transferred feature profiles. Therefore, in this study, comprehensive models are developed to elucidate the complex plasma-surface interactions mechanisms.
To address these complexities, a reliable simulation framework is required capable of modeling the plasma-generated species and feature evolution. Such framework must consider both spatial and temporal variations with physically reasonable models. In this study, various approaches to model the plasma processes are introduced with fundamental backgrounds in Chapter 1. Additionally, a theoretical background of plasma etching simulations including robust simulation framework developed in our group is explained in Chapter 2.
Further improvements in the surface reaction and material transport models for silicon dioxide (SiO2) film under FC plasmas were presented in Chapter 3 to capture a more realistic behavior of radical species in the nanoscale HAR features. In Chapter 4, the surface reaction models for key materials including amorphous carbon layers (ACLs), Si, and silicon nitride (SiNx) were developed and demonstrated with 3D feature profile simulations for 3D NAND structure using our simulation framework. Furthermore, in the demonstration of charge-up module, we observed changes in ion trajectories near the FC polymer layer and demonstrated a close correlation between a random profile tilting due to the low-dielectric constant FC polymer.
In Chapter 5, cryogenic etching was discussed for the next-generation memory device fabrication. Specifically, the adsorption behavior of radical species at a low temperature was modeled to reflect cryogenic effect and compared with a conventional room-temperature process. On the other hand, the dielectric constant of FC polymer layer cannot be easily measured or monitored. However, it is closely related to the trajectory of ions within the HAR structure as discussed in Chapter 4. Therefore, 0 presents a hybrid strategy to estimate the dielectric constant information. It consists of both experimental methods and simulation methods. This approach is expected to provide a precise predictive capability in charge-up module.

목차 (Table of Contents)

• Chapter 1. Introduction 1
• 1.1 Historical Overview of HAR Etching Processes 3
• 1.1.1 Reactive Ion Etching 6
• 1.1.2 Emergence of Three-Dimensional Memory Devices 10
• 1.2 Characteristics of HAR Etching Processes 16
• 1.2.1 Fundamental Plasma Chemistry 17
• 1.2.2 Emerging Issues in HAR Process 25
• 1.2.3 Fundamental Experimental Evidence in HAR Process 30
• 1.3 Modeling and Simulation of Plasma Etching Process 36
• 1.3.1 Reactor Scale Modeling 37
• 1.3.2 From Feature-Scale to Atomic-Scale Simulations 42
• 1.4 Current Research Status and Limitations 49
• 1.5 Research Motivation and Originality 62
• Chapter 2. Theoretical Background 65
• 2.1 Zero-Dimensional Reactor Simulator 66
• 2.1.1 Electron Heating Model 66
• 2.1.2 Global Transport Model 68
• 2.1.3 RF Sheath Model 72
• 2.2 Three-Dimensional Feature Scale Simulation 76
• 2.2.1 Surface Moving Algorithm 76
• 2.2.2 Ballistic Transport Models 81
• 2.2.3 Surface Reaction Model 87
• 2.2.4 Charging Effect inside HAR Feature 97
• 2.3 Atomic Scale Simulation 103
• 2.3.1 Reactive Empirical Bond Order Potential 105
• 2.3.2 Density Functional Theory 107
• 2.4 Conclusion 109
• Chapter 3. Ballistic Transport with Realistic Surface Reaction Model in DRAM HAR Process 110
• 3.1 Surface Kinetics for Deposition 111
• 3.2 Radical Diffusion through SSPL 118
• 3.2.1 Universal Oxide Etching Model 126
• 3.3 Ballistic Transport with Surface Reaction Model 129
• 3.4 Modeling Results and Discussion 133
• 3.5 Conclusion 144
• Chapter 4. V-NAND HAR Etching Simulation with Realistic Surface Reaction Models 146
• 4.1 Surface Reaction Model for ACL and FC Polymer Layer 148
• 4.1.1 Surface Reaction Model 150
• 4.1.2 Modeling Results 153
• 4.2 Surface Reaction Modeling for Si and SiNx 160
• 4.2.1 Surface Reaction Model 162
• 4.2.2 Modeling Results 167
• 4.3 HAR Simulations with Surface Reaction Models 176
• 4.3.1 HAR Etching Simulation for V-NAND Device 186
• 4.3.2 HAR Etching Simulation with Charge-Up Module 192
• 4.4 Conclusion 200
• Chapter 5. HAR Simulation for Next-Generation V-NAND Process 201
• 5.1 Temperature Dependence of Etching Process 202
• 5.1.1 Radical Adsorption Model for Cryogenic Etching 203
• 5.1.2 Modeling Result 208
• 5.1.3 3D Feature Profile Simulation of Cryogenic Process 214
• 5.2 Conclusion 218
• Chapter 6. Atomic-Scale Simulation in HAR Process 219
• 6.1 MD Simulations for Large-Scale Simulation 221
• 6.2 DFT Calculations for Electron Structure Stabilization 225
• 6.3 Conclusion 227
• Reference 228
• 요약(국문) 250
• 감사의 글 253