RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      CW 레이다 센서 기반 경량 낙상 감지 시스템의 FPGA 구현에 대한 연구 = (A) Study on the FPGA Implementation of Lightweight Fall Detection System Based on CW Radar Sensor

      한글로보기

      https://www.riss.kr/link?id=T17368195

      • 0

        상세조회
      • 0

        다운로드
      서지정보 열기
      • 내보내기
      • 내책장담기
      • 공유하기
      • 오류접수

      부가정보

      국문 초록 (Abstract) kakao i 다국어 번역

      낙상 감지 기술은 고령화 사회에서 노인의 안전을 보장하고 낙상으로 인한 2차 사 고를 예방하기 위한 핵심 요소로 자리 잡고 있다. 특히 예측이 어려운 낙상 상황을 감지하기 위해서는 시스템이 다양한 위치에서 운용되어야 하므로, 경량 구현이 필수 적이다. 기존의 카메라 기반 방법이나 웨어러블 센서 기반 방법은 사생활 침해 문제 또는 사용자 불편과 같은 한계가 존재한다. 반면, 레이다 센서는 사생활 보호가 가능 하고 주변 환경 변화에 강인하여 실제 환경에서의 적용성이 높아 최근 연구에서 주 로 활용되고 있다. 그러나 레이다 기반 낙상 감지 시스템은 일반적으로 많은 연산량 을 요구하기 때문에 전력 소모 및 면적이 증가하는 문제가 있으며, 실내 다양한 지 점에 설치하기 위해서는 저면적 설계가 가능한 하드웨어 최적화가 요구된다. 본 논문에서는 CW 레이다 기반 경량 낙상 감지 시스템을 제안한다. 제안된 시스 템은 STFT 기반 전처리 가속기와 BNN 기반 분류 네트워크 가속기를 Zynq UltraScale+ ZCU104 FPGA 플랫폼에서 구현하여 낙상 감지를 수행한다. 시스템은 낙상 5종, 비낙상 6종의 총 11개 동작으로 구성된 2,192개 데이터셋을 활용하여 학습 되었으며, 99.1%의 분류 정확도를 달성하였다. 전처리 가속기는 RTL 설계를 통해 소프트웨어 대비 387.5배, 분류 네트워크 가속기는 86.7배의 가속 효과를 보였다. 두 가속기는 AXI 인터페이스를 통해 마이크로프로세서와 통합되어 SoC 형태로 FPGA 에 구현되었다. 전처리 가속기와 분류 네트워크 가속기의 최대 동작 주파수는 각각 230MHz와 133MHz이며, 전체 시스템의 처리 시간은 3.4 ms로 확인되었다.
      번역하기

      낙상 감지 기술은 고령화 사회에서 노인의 안전을 보장하고 낙상으로 인한 2차 사 고를 예방하기 위한 핵심 요소로 자리 잡고 있다. 특히 예측이 어려운 낙상 상황을 감지하기 위해서는 시스...

      낙상 감지 기술은 고령화 사회에서 노인의 안전을 보장하고 낙상으로 인한 2차 사 고를 예방하기 위한 핵심 요소로 자리 잡고 있다. 특히 예측이 어려운 낙상 상황을 감지하기 위해서는 시스템이 다양한 위치에서 운용되어야 하므로, 경량 구현이 필수 적이다. 기존의 카메라 기반 방법이나 웨어러블 센서 기반 방법은 사생활 침해 문제 또는 사용자 불편과 같은 한계가 존재한다. 반면, 레이다 센서는 사생활 보호가 가능 하고 주변 환경 변화에 강인하여 실제 환경에서의 적용성이 높아 최근 연구에서 주 로 활용되고 있다. 그러나 레이다 기반 낙상 감지 시스템은 일반적으로 많은 연산량 을 요구하기 때문에 전력 소모 및 면적이 증가하는 문제가 있으며, 실내 다양한 지 점에 설치하기 위해서는 저면적 설계가 가능한 하드웨어 최적화가 요구된다. 본 논문에서는 CW 레이다 기반 경량 낙상 감지 시스템을 제안한다. 제안된 시스 템은 STFT 기반 전처리 가속기와 BNN 기반 분류 네트워크 가속기를 Zynq UltraScale+ ZCU104 FPGA 플랫폼에서 구현하여 낙상 감지를 수행한다. 시스템은 낙상 5종, 비낙상 6종의 총 11개 동작으로 구성된 2,192개 데이터셋을 활용하여 학습 되었으며, 99.1%의 분류 정확도를 달성하였다. 전처리 가속기는 RTL 설계를 통해 소프트웨어 대비 387.5배, 분류 네트워크 가속기는 86.7배의 가속 효과를 보였다. 두 가속기는 AXI 인터페이스를 통해 마이크로프로세서와 통합되어 SoC 형태로 FPGA 에 구현되었다. 전처리 가속기와 분류 네트워크 가속기의 최대 동작 주파수는 각각 230MHz와 133MHz이며, 전체 시스템의 처리 시간은 3.4 ms로 확인되었다.

      더보기

      목차 (Table of Contents)

      • 제1장 서 론 (Introduction) 1
      • 1.1 연구의 배경 및 필요성 1
      • 1.2 논문의 구성 4
      • 제2장 제안된 낙상 감지 (Fall Detection) 시스템 5
      • 2.1 제안된 낙상 감지 시스템 Framework 5
      • 제1장 서 론 (Introduction) 1
      • 1.1 연구의 배경 및 필요성 1
      • 1.2 논문의 구성 4
      • 제2장 제안된 낙상 감지 (Fall Detection) 시스템 5
      • 2.1 제안된 낙상 감지 시스템 Framework 5
      • 2.2 데이터 취득 6
      • 2.3 데이터 전처리 11
      • 2.3.1 Fixed-point STFT (Short-Time Fourier Transform) 11
      • 2.3.2 Approximate magnitude calculation 12
      • 2.3.2 Binarization 12
      • 2.4 분류 네트워크 15
      • 2.4.1 BNN (Binarized Neural Network) 15
      • 2.4.2 네트워크 설계 및 평가 16
      • 제3장 낙상 감지 시스템 하드웨어 구조 21
      • 3.1 전처리기 하드웨어 구조 21
      • 3.2 분류 네트워크 하드웨어 구조 24
      • 제4장 낙상 감지 시스템 설계 과정 및 검증 26
      • 4.1 낙상 감지 시스템 설계 과정 및 사용 Tool 26
      • 4.2 낙상 감지 시스템의 RTL 설계 및 검증 28
      • 4.3 낙상 감지 시스템의 FPGA 플랫폼 기반 구현 및 검증 32
      • 제5장 제안된 낙상 감지 시스템 구현 결과 분석 및 비교 36
      • 제6장 결 론 38
      • 참 고 문 헌 39
      • SUMMARY 43
      더보기

      분석정보

      View

      상세정보조회

      0

      Usage

      원문다운로드

      0

      대출신청

      0

      복사신청

      0

      EDDS신청

      0

      동일 주제 내 활용도 TOP

      더보기

      주제

      연도별 연구동향

      연도별 활용동향

      연관논문

      연구자 네트워크맵

      공동연구자 (7)

      유사연구자 (20) 활용도상위20명

      이 자료와 함께 이용한 RISS 자료

      나만을 위한 추천자료

      해외이동버튼