CMOS MEMS 센서용 12-bit, 1 MSps SAR ADC 설계 = (A) High-Speed 12-bit 1 MSps SAR ADC for CMOS MEMS Sensors

국문 초록 (Abstract)

본 논문에서는 CMOS MEMS Sensor Interface를 대상으로 12-bit, 1 MSps SAR ADC를 설계하였다. MEMS Sensor는 온도 변화, 공정 편차, 패키지 스트레스 등에 의해 출력이 미세하게 변동 할 수 있으며, 진동/음향 계열 응용에서는 수 kHz–수십 kHz 대역 까지 신호가 확장될 수 있다. 따라서 저전력 조건을 유지하면서도 충분한 정밀도와 변환 속도를 동시에 만족하는 ADC가 요구된다. 이를 위해 65 nm Bulk CMOS 공정 기반으로 Bottom-Plate Sampling을 적용하고, Non-Binary Weighted CDAC(Radix = 1.81) 에 2-Step Redundancy를 도입하여 Comparator Metastability 및 Mismatch/Offset에 대한 내성을 확보하였다. 또한 Reference Voltage Generator에 Low-Pass Filter와 초기 Settling 개선을 위한 Bypass Switching을 포함하였으며, CDAC Layout은 Dummy Capacitor 배치와 Hybrid 구조를 통해 Ratio Error 및 Mismatch 영 향을 완화하였다. Post-Layout Simulation에서 fs = 1 MHz, fin = 23.4375 kHz 조 건으로 ENOB 11.79 bits, SNDR 72.73 dB, SFDR 81.69 dBc를 확인 하였고, Measurement에서는 동일 조건에서 ENOB 8.48 bits, SNDR 52.78 dB, SFDR 65.89 dBc가 관측되었다. 다만 DC Input 기반 검 증에서 낮은 Noise Floor과 제한된 Code Error가 확인되었고, DC 결과를 Sine-Equivalent로 환산한 성능도 목표치에 근접하였다. 따 라서 정현파 입력 Measurement 성능 저하는 ADC Core 자체의 한 계라기보다 Output Data 전달·취득 경로의 Signal Integrity 및 Capture Margin 영향이 결합된 결과로 해석되며, Return Path, Decoupling, Ground 구조 및 Capture 조건 최적화를 통해 Post-Simulation 수준으로의 수렴이 기대된다.

목차 (Table of Contents)

• 제1장 서 론 1
• 1.1 MEMS Sensor 1
• 1.2 ADC for MEMS Sensor 1
• 제2장 ADC 설계 4
• 2.1 Block Diagram 4
• 2.2 VREF Generator 4
• 2.3 Comparator (MSB & LSB) 7
• 2.4 CDAC (Capacitor DAC) 10
• 2.5 Synchronous SAR Logic 19
• 제3장 결 과 22
• 3.1 Die Photo 22
• 3.2 TOP Layout 23
• 3.3 Mesaurement Environment 24
• 3.4 Dynamic Performance 24
• 3.5 Static Performance 31
• 제4장 결 론 39
• 참 고 문 헌 43
• ABSTRACT 44