저전력 고정밀 기준 전압 회로에 관한 연구 = A Study on Low-Power High-Precision Voltage Reference Circuit

국문 초록 (Abstract)

본 연구는 초저전력 환경에서도 높은 안정성과 정확도를 유지할 수 있는 고 정밀 기준 전압 생성 회로를 구현하기 위해 여러 가지 설계 기법을 종합적으 로 제안한다. 이를 위해 공정 변동, 전원 변동, 온도 변화에 대한 민감도를 효 과적으로 억제하는 다양한 설계 기법을 도입하였으며, 이를 통해 기존 방식보 다 향상된 안정성과 성능을 달성한다. 모든 연구는 180nm 표준 CMOS 기술 공정을 통해 설계 및 검증되었다. 첫 번째 제안하는 회로는, 단 5개의 트랜지스터만으로 구성된 이중 전압 조 정(double regulation) 기법을 통해, 공급 전원 변화에 대한 안정성을 향상시 키면서 초저전력 응용에 최적화된 전압 기준 회로를 제안한다. 제안하는 회로 는 기존의 2개 트랜지스터로 CMOS 기준 전압을 생성하는 방법과 비교하였을 때, 온도 변동에 따른 안정성(TC)은 유사한 수준으로 낮게 유지하면서, 공급 전압이 변할 때 출력 기준 전압의 변화량을 나태는 지표 중 직류 변화에 대한 민감도(LS)와 공통 모드 제거비(PSRR)는 상당히 개선되었다. 두 번째 제안하는 설계는, 공급 전압 변화에 대한 민감도를 감소시키기 위해 DIBL 기반 보상 구조를 적용하였으며, 이를 통해 기준 전압과 바이어스 전류 모두에서 높은 안정성을 보장한다. 본 구조는 온도 특성의 선형성을 유지하면 서도, 전압 및 전류 관점에서 개선된 Line Sensitivity와 초저전력 특성을 동 시에 달성한다. 따라서, 위와 같은 본 연구에서 제안한 CMOS 기반 기준 전압 회로는 공정· 전압·온도(PVT) 변동에 대한 내성과 정확도가 요구되는 초저전력 IoT 시스템 및 에너지 제약형 전자기기에 적합하다.

목차 (Table of Contents)

• Ⅰ. 서 론 1
• Ⅱ. 트랜지스터 특성 및 응용 3
• 2.1 MOSFET의 구조 및 특성 3
• 2.1.1 CMOS의 구조 3
• 2.1.2 MOSFET의 동작 영역에 따른 전류 4
• 2.1.3 MOSFET의 소신호 등가회로 6
• 2.2 기존의 다양한 기준 전압 생성 방법 7
• 2.3 PVT 변동성 및 성능 파라미터 8
• Ⅲ. 기준 전압 생성 회로 설계 11
• 3.1 CMOS 5-T 기준 전압 생성 회로 11
• 3.1.1 5-T 설계 11
• 3.1.2 소신호 분석 14
• 3.1.3 시뮬레이션 결과 16
• 3.2 DIBL 보상 기법이 적용된 CMOS 기준 전압 생성 회로 25
• 3.2.1 회로 설계 및 분석 25
• 3.2.2 시뮬레이션 결과 34
• Ⅳ. 결론 43
• Ⅴ. 참 고 문 헌 44
• ABSTRACT 47