On-Chip Training Neuromorphic Hardware using Lateral Charge Migration in Charge Trap Layers of Flash Memory Devices = 플래시 메모리 소자의 전하저장층에서의 전하 측면 이동 현상을 이용한 온칩 학습 뉴로모픽 하드웨어

다국어 초록 (Multilingual Abstract)

The increasing demand for artificial intelligence (AI) is driving the expansion of on-device AI in various edge platforms. To overcome the limitations of traditional computing architecture and realize energy-efficient AI at the edge, neuromorphic systems with integrated memory and processors have gained significant attention. In particular, on-chip training neuromorphic systems, capable of independent learning without server connections, are being actively researched. In such systems, synaptic devices that store weights in the form of analog conductance are required to have characteristics such as low power consumption and high cycling endurance, which are different from requirements for conventional nonvolatile memories like NAND flash. This dissertation proposes a new synaptic device that utilizes lateral charge migration in the Si3N4 charge trap layer, diverging from traditional flash memory devices. The proposed device exhibits faster erase speed and higher reliability compared to other devices and enables low-power selective weight updates in a NOR-type array suitable for on-chip backpropagation. To deepen the understanding of lateral migration-based devices, quantitative measurements and physical analyses were conducted, and the lateral charge migration during programming was shown to be driven by thermally-assisted tunneling emission of electrons under a strong electric field for the first time. Furthermore, the proposed device was successfully integrated with CMOS peripheral circuits, demonstrating the feasibility of a full neuromorphic hardware implementation. High-level simulations validated that on-chip training efficiently compensates for device nonidealities, enabling high system accuracy.

국문 초록 (Abstract)

인공지능에 대한 수요 급증은 다양한 종단 기기에서 온-디바이스 인공지능의 확장을 이끌고 있다. 종단에서의 저전력 인공지능 구현을 위해 기존 컴퓨터 아키텍처와는 달리 연산 장치와 메모리가 통합된 뉴로모픽 시스템이 주목받고 있으며, 특히 서버와의 연결 없이 자체적 학습이 가능한 온-칩 학습 뉴로모픽 시스템이 연구되고 있다. 온-칩 학습 뉴로모픽 시스템에서 아날로그 전도도의 형태로 가중치를 저장하는 시냅스 소자는, 낸드 플래시로 대표되는 기존의 비휘발성 메모리와는 달리 저전력 동작 및 반복 동작에 대한 높은 내구성 등의 특성이 요구된다. 이를 위해 본 논문에서는 플래시 메모리 소자의 질화막 기반 전하저장층 내에서의 전하 측면 이동 현상을 활용한 새로운 형태의 시냅스 소자를 제안한다. 제안하는 소자는 기존 소자에 비해 빠른 지우기 속도와 높은 신뢰성을 가지며, 온-칩 학습에 필요한 역전파 동작에 적합한 NOR 형태의 어레이에서 저전력으로 선택적인 가중치 변화가 가능하다. 전하 측면 이동 기반 소자에 대한 심층적 이해를 위해 정량적인 측정 및 물리적 분석이 진행되었으며, 이를 통해 전하 측면 이동은 프로그램 동작 중 강한 전기장에 의해 발생하는 전자의 터널링 방출로 인해 가속됨을 최초로 증명하였다. 또한 제안된 소자는 CMOS 회로와 함께 집적되어 실질적인 온-칩 학습 뉴로모픽 하드웨어 구현이 가능함을 보였으며, 효율적인 온-칩 학습을 통해 소자의 비이상성에 의한 효과를 최소화하고 높은 시스템 정확도를 달성할 수 있음을 검증하였다.

목차 (Table of Contents)

• Abstract i
• Contents iii
• List of Figures vi
• Chapter 1. Introduction 1
• 1.1. Neuromorphic System 1
• 1.2. Lateral Charge Migration 4
• 1.2.1. Previous Works on Lateral Charge Migration in Flash Memory Devices 6
• 1.2.2. Side Path Device 7
• 1.3. On-Chip Training and NOR-Type Array 10
• 1.4. Purpose and Outline of Dissertation 12
• Chapter 2. Validation of Lateral Charge Migration 15
• 2.1. Validation using Length-Directional Side Path Device 15
• 2.1.1. Fabrication Process and Basic Device Characteristics 15
• 2.1.2. Theory and Measurements on Lateral Electron Migration in LSP Device 24
• 2.1.3. TCAD Simulations 42
• 2.2. Validation using VNAND Flash String 49
• 2.3. Lateral Hole Migration 58
• Chapter 3. Width-Directional Side Path Device 65
• 3.1. Device Concept 65
• 3.1.1. Preliminary Research on No-Path Device 65
• 3.1.2. Device Structure 70
• 3.2. Unit Cell Characteristics 77
• 3.2.1. Program/Erase Characteristics 77
• 3.2.2. Reliability Characteristics 84
• 3.3. Array Operation 88
• Chapter 4. Integration with CMOS Circuits 92
• 4.1. Fabrication Process 92
• 4.1.1. Modifications from Previous Work 102
• 4.2. Basic CMOS Characteristics 106
• 4.3. Pulse Width Modulation Neuron Circuit 112
• 4.3.1. Operation Principle 112
• 4.3.2. Measurement and Simulation Results 119
• 4.4. Analog Multiplexer for Large Synapse Array 127
• Chapter 5. System-Level Simulation 133
• 5.1. Forward and Backward Propagation Implementation 133
• 5.2. Simulation Condition 138
• 5.3. Simulation Results 142
• Chapter 6. Conclusions 146
• Appendix A. Comparison of diffusion speed and capture-emission speed 148
• Appendix B. Comparison of Si3N4 and HfO2 charge trap layers 151
• Appendix C. LSP and WSP device fabrication process with self-aligned side path 154
• Bibliography 156
• 초록 171
• List of Publications 173
• Acknowledgments 183