Multifunctional Memristive Array for Hybrid Data Processing

국문 초록 (Abstract)

멤리스터 기반 크로스바 어레이는 효율적이고 확장 가능한 인메모리 컴퓨팅을 위한 유망한 하드웨어 플랫폼으로 주목받고 있다. 이들은 고유의 병렬 처리 능력과 비휘발성 특성을 바탕으로 아날로그, 디지털, 확률적 연산 등 다양한 연산 모드를 가능하게 한다. 그러나 이러한 다중 연산 기능을 고신뢰성과 확장성 하에 구현하는 데에는 멤리스터의 스위칭 변동성과 패시브 어레이 구조의 스니크 패스 전류, 제한된 접근 제어와 같은 구조적 한계가 존재한다.

본 연구에서는 아날로그, 디지털, 확률적 연산 모드를 모두 지원하는 하이브리드 데이터 처리 유닛으로서 Ta/HfO2/RuO2 (THR) 멤리스터를 제안한다. 해당 소자는 전기적 포밍(electroforming) 공정 없이 동작하며, 점진적인 결정적 리셋과 급격한 확률적 리셋이 결합된 다단계 리셋 메커니즘을 통해 정밀한 컨덕턴스 조절이 가능하다. 이러한 다기능 스위칭 특성은 HfO2 저항변환층과 RuO2 산화물 전극 간의 계면 반응을 정밀하게 제어함으로써 구현되었으며, 하나의 소자 구조 내에서 아날로그 다중 레벨, 이진 논리 상태, 확률적 컨덕턴스 생성을 모두 실현할 수 있다.

제안된 멤리스터는 다양한 데이터 기반 컴퓨팅 작업에 활용되었다. 아날로그 연산에서는 쓰기-검증 기반 상태 조절을 통한 벡터-행렬 곱이 수행되었고, 디지털 모드에서는 결정론적 이진 스위칭을 이용한 패턴 매핑 및 논리 연산이 구현되었다. 확률적 모드에서는 리셋 기반 가변성을 제어하여 하이퍼플레인 기반의 공간 해싱 및 난수 생성을 수행하였다. 이러한 기능은 클러스터링, 이상치 탐지 등 비지도 학습 기반 데이터 마이닝 알고리즘을 멤리스터 어레이에서 직접 가속함으로써 하드웨어 수준에서 입증되었다.

추가적으로, 제안된 THR 멤리스터는 고성능 박막 트랜지스터와 수직적으로 집적되어 액티브 어레이 구조로 구현되었다. 이 구조는 셀 단위 선택, 셋 과정에서의 전류 제한, 리셋 시 고전류 공급이 가능하여 패시브 어레이의 한계를 극복한다. 제작된 액티브 어레이는 모든 연산 모드에 대해 특성이 검증되었으며, 다양한 연산 모드의 벡터-행렬 곱 작업을 안정적으로 수행함을 통해 확장 가능하고 유연한 하이브리드 데이터 처리용 하드웨어 플랫폼으로서의 가능성을 입증하였다. 본 연구는 소자 수준의 물질 공학과 시스템 수준의 아키텍처 설계를 결합하여 완전 재구성이 가능한 인메모리 컴퓨팅을 실현한 사례를 제시한다.

다국어 초록 (Multilingual Abstract)

Memristor-based crossbar arrays have emerged as promising hardware platforms for efficient and scalable in-memory computing. Their intrinsic parallelism and nonvolatile nature enable diverse computational modalities, including analog, digital, and stochastic operations. However, realizing such multimodal functionality with high reliability and scalability has been hindered by the inherent variability of memristor switching and architectural challenges such as sneak path currents and limited access control in passive CBAs. In this work, a Ta/HfO2/RuO2 (THR) memristor is proposed as a hybrid data processing unit capable of supporting analog, digital, and stochastic computational modes. The device exhibits an electroforming-free operation and a unique multiphase reset mechanism, where gradual deterministic and abrupt stochastic resets enable precise control over conductance states. This versatile switching behavior stems from engineered interfacial reactions between the oxide-based RuO2 electrode and the HfO2 resistive switching layer, enabling stable multilevel programming, bistable logic states, and stochastic conductance generation within a single device framework.
Utilizing this multifunctionality, the proposed memristor is applied to a series of data-driven computing tasks. For analog computing, vector-matrix multiplication (VMM) is performed with write-and-verify-based state tuning. In digital mode, deterministic binary-state switching is used for pattern mapping and logical operations. Stochastic mode operations utilize controlled reset-induced variability for randomness generation and hyperplane-based spatial hashing. These capabilities are demonstrated in hardware-accelerated implementations of unsupervised learning algorithms, including data clustering and outlier detection tasks, using multiple domain VMM with reconfigurable memristive crossbar arrays.
To further validate the practicality of the proposed memristor in integrated systems, the THR memristor is vertically integrated with high-performance thin-film transistors (TFTs) to construct a 1-transistor 1-resistor (1T1R) active crossbar array. This architecture enables selective access, current compliance control, and high reset currents, overcoming the limitations of passive arrays. The monolithically fabricated active array is characterized across all functional modes and supports multifunctional VMM operations, confirming its potential as a scalable and flexible hardware platform for hybrid data processing. This work highlights the integration of device-level material engineering and system-level architecture to enable fully reconfigurable in-memory computing.

목차 (Table of Contents)

• Abstract i
• Table of Contents iii
• List of Tables v
• List of Figures vi
• List of Abbreviations xx
• 1. Introduction 1
• 1.1 Parallel computing with memristive crossbar array 1
• 1.2 Device level functionalities of memristor 3
• 2. Characterization of Multifunctional Memristor 9
• 2.1 Introduction 9
• 2.2 Device fabrication and electrical characterization 11
• 2.3 Switching mechanism analysis 15
• 2.4 Performance of multifunctional memristor 19
• 2.5 Device switching model 22
• 3. Analog-digital hybrid computing for density-based data clustering and outlier detection 49
• 3.1 Introduction 49
• 3.2 DBSCAN and LOF 52
• 3.3 Analog and digital mode array operation 55
• 3.3.1 Analog VMM for distance calculation 55
• 3.3.2 Digital VMM for connectivity calculation 58
• 3.4 Array-level validation and algorithm demonstration 61
• 4. Stochastic-digital hybrid computing for hyperplane-based data mining 81
• 4.1 Introduction 81
• 4.2 Hyperplane-based data mining 84
• 4.3 Stochastic and digital array operation 86
• 4.3.1 Stochastic VMM for hyperplane-based binarization 86
• 4.3.2 Digital VMM for Hamming distance calculation 88
• 4.4 Proposed algorithm validation 90
• 5. Multifunctional active crossbar array characterization 105
• 5.1 Introduction 105
• 5.2 Device fabrication and electrical characterization 107
• 5.3 Multifunctional VMM in active array 110
• 6. Conclusion 125
• Bibliography 127
• Curriculum Vitae 133
• Abstract in Korean 141