In-Memory Analog-to-Digital Converter using Charge-trap Flash Memory for Efficient Compute-in-Memory Systems = 효율적인 컴퓨트-인-메모리 시스템을 위한 플래시 메모리 기반 아날로그-디지털 변환기

국문 초록 (Abstract)

최근 인공지능 및 딥러닝 기술의 비약적인 발전은 기존 폰노이만 구조가 갖는 대역폭 및 에너지 병목 현상을 극복할 수 있는 고효율 컴퓨팅 아키텍처의 필요성을 크게 높이고 있다. 데이터 저장과 연산을 동시에 수행할 수 있는 메모리 내 연산(CIM) 시스템은 비휘발성 메모리 어레이를 기반으로 데이터 이동을 획기적으로 줄이고 대규모 병렬 처리를 가능하게 함으로써 기존 한계를 극복할 수 있는 유력한 대안으로 부상하고 있다. 하지만 실제 CIM 기반 인공지능 하드웨어의 확장성에는 주변회로, 특히 아날로그-디지털 변환기(ADC)의 면적과 에너지 소모가 중요한 제약으로 작용하고 있다.
본 논문에서는 CIM 시스템에 최적화된 정적 및 동적 구조의 메모리 기반 아날로그-디지털 변환기(IMADC) 구조를 새롭게 제안하고, 실험적으로 검증하였다. 정적 IMADC는 미세하게 조정된 플래시 메모리 셀을 활용하여, 매우 정확하고 저전력의 선형 및 비선형 양자화를 구현한다. 소프트 이레이즈 기법이 포함된 파인-튜닝 과정을 통해 멀티레벨 동작과 뛰어난 리텐션 특성을 확보하였으며, CIFAR-10 데이터셋 기반 VGG-9 신경망 시뮬레이션을 통해 기존 CMOS 기반 ADC 대비 칩 면적과 에너지 소모를 크게 줄이면서도 소프트웨어와 거의 동일한 분류 정확도를 달성함을 입증하였다.
정적 에너지 소모 문제를 추가로 해결하기 위해, 동적 타입 IMADC 구조에는 양성-피드백 트랜지스터(PFT)를 도입하였다. 동적 IMADC는
83
PFT의 스티프한 스위칭 특성과 임계전압 조절 기능을 활용해, 동작 중 정전류 경로를 제거함으로써 극저전력 동작을 가능하게 한다. 특히, 동적 IMADC는 선형 및 비선형 변환뿐만 아니라 추가 주변회로 없이 메모리 어레이 내에서 맥스 풀링 연산까지 자체적으로 수행할 수 있다.
소자, 회로, 시스템 수준에서의 포괄적인 분석 결과, 제안된 두 IMADC 구조 모두 기존 대비 뛰어난 면적 및 에너지 효율을 달성함을 확인하였다. 신경망 시뮬레이션 결과 제안된 IMADC 구조가 최소한의 하드웨어 오버헤드로 높은 추론 정확도를 유지함을 확인하였다. 본 연구는 비휘발성 메모리 소자가 단순 메모리 셀을 넘어 주변회로의 고성능 핵심 소자로도 활용될 수 있음을 실증하여, 더욱 집적도 높고 기능적으로 확장된 CIM 아키텍처로의 패러다임 전환을 제안한다.

다국어 초록 (Multilingual Abstract)

The rapid evolution of artificial intelligence (AI) and deep learning technologies has heightened the need for highly efficient computing architectures capable of overcoming the bandwidth and energy bottlenecks of conventional von Neumann systems. Compute-in-memory (CIM) systems, which integrate data storage and computation within non-volatile memory (NVM) arrays, have emerged as a promising alternative by drastically reducing data movement and enabling massive parallelism. However, the area and energy consumption of peripheral circuits, particularly analog-to-digital converters (ADCs), remains a key challenge limiting the practical scalability of CIM-based AI hardware.
In this dissertation, we propose and experimentally validate novel static-type and dynamic-type in-memory analog-to-digital converter (IMADC) architectures optimized for CIM systems. The static-type IMADC leverages finely tuned charge-trap flash (CTF) memory cells as programmable reference devices, enabling highly accurate and low-power linear and non-linear quantization. The fine-tuning process, incorporating soft erase techniques, provides robust multi-level operation and excellent retention characteristics. Through benchmarking with VGG-9 neural network simulations on the CIFAR-10 dataset, the static-type IMADC demonstrates near-ideal classification accuracy while achieving significant reductions in both silicon area and energy consumption relative to conventional CMOS-based ADCs.
To further address the limitations of static energy consumption, a dynamic-type IMADC employing positive feedback transistors (PFTs) is introduced. The PFT-based IMADC capitalizes on the steep switching and programmable threshold characteristics of the device, eliminating static current flow during operation and enabling ultra-low power consumption. Importantly, the dynamic-type IMADC supports not only linear and nonlinear analog-to-digital conversion but also inherently enables max pooling operations within the memory array, all without additional peripheral circuitry. This multi-functionality is achieved by configuring the threshold distribution of PFT modules, facilitating on-chip activation and pooling for advanced neural network processing.
Comprehensive device, circuit, and system-level analyses confirm the superior area and energy efficiency of both IMADC architectures, especially in the low-precision regime relevant to contemporary CIM accelerators. Neural network simulations reveal that both IMADC types achieve competitive inference accuracy with minimal hardware overhead. This dissertation demonstrates the practical applicability of NVM devices not only as core memory elements but also as high-performance components in peripheral circuits, suggesting a paradigm shift toward more tightly integrated and functionally dense CIM architectures.

목차 (Table of Contents)

• Abstract i
• Contents v
• List of Figures ix
• List of Tables ⅹxv
• Chapter 1 Introduction 1
• 1.1 Compute-in-Memory Systems 1
• 1.2 Analog-to-Digital Converters in CIM systems 3
• 1.3 Purpose of Research 6
• 1.4 Dissertation Outline 8
• Chapter 2 10
• Device Fabrication and Characteristics 10
• 2.1 Fabrication Process 10
• 2.2 Electrical Characteristics of CMOS Devices 12
• 2.3 Electrical Characteristics of CTF Devices 14
• Chapter 3 Static-Type In-memory ADC 24
• 3.1 Unit Module of the Static-Type IMADC 24
• 3.2 4-bit Static-type IMADC 28
• 3.2.1 Operating Principle 28
• 3.2.2 Operating Characteristics 32
• 3.2.2 Retention Improvement via Soft Erase 36
• 3.3 Performance Benchmarking 43
• Chapter 4 Dynamic-Type In-memory ADC 47
• 4.1 Introduction of the Dynamic-Type IMADCs 47
• 4.2 Positive Feedback Transistors 50
• 4.3 Unit Module of the Dynamic-Type IMADC 56
• 4.4 4-bit Dynamic-Type IMADC 58
• 4.4.1 Operating Principle 58
• 4.4.2 Operating Characteristics 59
• 4.4.3 Max Pooling Operation 63
• 4.5 Performance Benchmarking 66
• Chapter 5 Conclusion 70
• Bibliography 73
• Abstract in Korean 82