원자층 증착 InGaOx 채널 박막 트랜지스터의 전기적 특성에 대한 종합적 연구 = A Comprehensive Study on Atomic Layer Deposited InGaOx Channel Thin-Film Transistors

다국어 초록 (Multilingual Abstract)

Oxide semiconductors have emerged as promising channel materials for next-generation high-performance electronic devices due to their wide bandgap, high electron mobility even in the amorphous state, and compatibility with low-temperature processing. In particular, Zn-free In–Ga–O (IGO) offers advantageous properties such as crystallization suppression, enhanced thermal stability, and reduced interfacial reactivity, making it a suitable candidate for use in stacked integrated circuits and neuromorphic device channels. In this study, IGO thin films were deposited via atomic layer deposition (ALD), and the In:Ga ratio was optimized to balance oxygen vacancy concentration and amorphous phase stability.
As gate insulators, 15 nm-thick SiO2 and Al2O3, and 12 nm-thick ferroelectric Hf0.5Zr0.5O2 (HZO) were applied. Crystallinity and interfacial reactions under different annealing conditions were analyzed using X-ray diffraction (XRD) and X-ray photoelectron spectroscopy (XPS). Electrical properties were evaluated through P–V hysteresis loops and Id–Vg transfer characteristics, from which key device parameters including threshold voltage (Vth), field-effect mobility, subthreshold swing (SS), and hysteresis were extracted.
SiO2-based devices retained an amorphous phase even after annealing at 600 ℃, confirming superior crystallization resistance and enhanced uniformity across devices. These devices exhibited field-effect mobility values exceeding 20 cm2/V·s and maintained stable performance under high-temperature conditions. In contrast, Al2O3-based devices benefited from the increased gate capacitance due to their high-k nature, showing improved mobility, lower SS, and stable Vth characteristics. Specifically, after 400 ℃ annealing, they achieved mobility over 26 cm2/V·s and SS as low as 70 mV/dec. Positive bias stress (PBS) tests further demonstrated excellent reliability, with a Vth shift of only 0.2 V under prolonged stress.
Furthermore, FeTFT was fabricated by stacking an HZO ferroelectric layer on top of the optimized IGO channel. These devices exhibited clear hysteresis behavior and successfully implemented 64 distinct conductance states through an incremental pulse scheme, enabling precise long-term potentiation/depression (LTP/LTD). The devices achieved low nonlinearity (2.50) and high MNIST classification accuracy of 90.37 %, validating their applicability for neuromorphic computing.
This work systematically evaluates the thermal and electrical stability of IGO-based thin-film transistors depending on the gate insulator and quantifies the effect of ferroelectric stacking for neuromorphic applications. The results provide an integrated process strategy for future reliable stacked memory and AI hardware systems.

국문 초록 (Abstract)

산화물 반도체는 넓은 밴드갭, 비정질 상태에서도 유지되는 높은 전자 이동도, 저온 공정 적합성 등의 장점을 바탕으로 차세대 고성능 전자소자의 채널 재료로 주목받고 있다. 특히 In–Ga–O(IGO)는 Zn-free 조성으로 인해 결정화 억제, 열적 안정성 확보, 계면 반응 억제 등에서 유리한 특성을 지니며, 적층형 집적 회로나 뉴로모픽 소자 채널로 적합한 재료로 평가받고 있다. 본 연구에서는 원자층 증착(Atomic Layer Deposition, ALD)을 통해 IGO 박막을 형성하고, In:Ga 비 조절을 통해 산소 공공 제어와 비정질 유지 간의 최적 조성 조건을 확립하였다.
게이트 절연층으로는 각각 15  nm 두께의 SiO2, Al2O3, 그리고 강유전체인 12 nm 두께의 Hf0.5Zr0.5O2 (HZO)를 적용하였다. 열처리 조건에 따른 박막의 결정화 여부 및 계면 반응성은 X선 회절(X-ray Diffraction, XRD) 및 X선 광전자 분광(X-ray Photoelectron Spectroscopy, XPS)을 통해 분석하였다. 전기적 특성은 잔류 분극–전압 (P–V) 및 드레인 전류– 게이트 전압 (Id–Vg) transfer curve를 통해 측정하였으며, 문턱 전압 (Threshold Voltage, Vth), 채널 이동도(Mobility), 서브스레숄드 스윙 (Subthreshold Swing, SS), double sweep 과정에서의 히스테레시스 (Hysteresis) 등 주요 성능 지표를 도출하였다.
SiO2 기반 소자는 600 ℃의 열처리 이후에도 비정질 상태가 안정적으로 유지되어, 결정화 억제 및 소자 간 특성 균일성 확보 측면에서 유리함을 보였다. 또한 박막 트랜지스터의 이동도도 20 cm2/V·s 이상의 값을 유지하며 고온에서도 안정적인 성능을 확보하였다. 반면, Al2O3 기반 소자는 고유전율 (high-k) 특성에 의해 게이트 캐퍼시턴스가 증가하면서, 동일 조건 하에서 더 높은 이동도, 낮은 SS, 안정적인 문턱 전압 특성을 나타냈다. 특히 400 ℃의 열처리 이후 26 cm2/V·s 이상의 이동도를 유지하고 SS도 70 mV/dec의 값을 확보하여 개선된 TFT 성능을 보였다. 또한 해당 열처리 조건에서는 PBS (Positive Bias Stress) 테스트 결과 Vth shift가 0.2 V 수준으로 매우 적게 나타나 반복적인 환경에서도 안정적인 성능을 유지할 수 있음을 보였다.
이어, 최적화된 IGO 박막 기반 위에 HZO를 게이트 절연층으로 적층하여 강유전체 트랜지스터(Ferroelectric Thin-Film Transistor, FeTFT)를 구현한 결과, 명확한 히스테레시스 특성과 함께, 총 64단계의 정밀한 LTP/LTD (Long Term Potentiation/Long Term Depression)을 incremental pulse scheme을 통해 구현하였다. 해당 펄스로 소자의 전도도 조절을 통해 낮은 비대칭성 (2.50), 높은 MNIST 분류 정확도 90.37 %를 확보하였다.
본 연구는 IGO 채널 기반 소자의 절연층 선택에 따른 열적 및 전기적 안정성 변화를 비교하고, 뉴로모픽 응용을 위한 강유전체 적층의 효과를 정량적으로 평가함으로써, 향후 고신뢰성 적층형 메모리 및 인공지능 하드웨어 구현을 위한 통합 공정 전략을 제시하였다.

목차 (Table of Contents)

• 제 1 장 서 론 1
• 제 1 절 연구의 배경 1
• 제 2 장 문헌 연구 4
• 제 1 절 산화물 반도체 4
• 1.1 인듐(In) 기반 산화물 반도체 4
• 1.2 InGaO 계열 산화물 반도체의 조성 및 구조적 장점 6
• 제 3 장 본 문 8
• 제 1 절 InGaOx (IGO) 박막 원자층 증착 조건 최적화 8
• 1.1 원자층 증착법을 통한 IGO channel 박막 성장 8
• 1.2 In2O3와 Ga2O3 서브 사이클 및 수퍼 사이클 조절을 통한 IGO channel 박막 최적화 10
• 제 2 절 원자비 변화에 따른 IGO 박막 트랜지스터 전기적 특성 평가 12
• 2.1 IGO 박막 트랜지스터 제작 과정 12
• 2.2 조성비에 따른 IGO 박막 트랜지스터의 전기적 특성 평가 14
• 2.3 평가 결론 17
• 제 3 절 Gate insulator 및 channel thickness, 열처리 온도에 따른 박막 트랜지스터 특성 변화 18
• 3.1 소자 성능 및 threshold voltage 안정화를 위한 SiO215 nm gate insulator의 활용 18
• 3.1.1 연구 배경 및 동기 18
• 3.1.2 박막 트랜지스터 제작 과정 20
• 3.1.3 열처리 온도에 따른 박막 트랜지스터의 전기적 특성 평가 22
• 3.1.4 열처리 온도에 따른 IGO 박막의 결정성 변화 25
• 3.1.5 양바이어스 스트레스 시험 (PBS) 27
• 3.1.6 PBS를 통한 박막 트랜지스터의 구동 안정성 평가 28
• 3.2 고유전율 Al2O3 15 nm gate insulator의 활용 30
• 3.2.1 연구 배경 및 동기 30
• 3.2.2 박막 트랜지스터 제작 과정 31
• 3.2.3 열처리 온도에 따른 박막 트랜지스터의 전기적 특성 평가 32
• 3.2.4 열처리 온도에 따른 IGO 박막의 결정성 변화 35
• 3.2.5 X-선 광전자 분광법(XPS) 분석을 통한 열처리 온도에 따른 계면의 화학 결합 상태 변화 37
• 3.2.6 PBS를 통한 박막 트랜지스터의 구동 안정성 평가 40
• 3.3 평가 결론 41
• 제 4 절 비휘발성 특성을 갖는 최적화 IGO channel 기반 강유전체 박막 트랜지스터 43
• 4.1 연구 배경 및 동기 43
• 4.2 IGO 채널 FeTFT (Ferroelectric Thin-Film Transistor) 제작 과정 45
• 4.3 IGO 채널 FeTFT의 전기적 특성 평가 47
• 4.4 IGO 기반 FeTFT의 시냅스 특성 및 비선형성 분석 49
• 4.5 MNIST 학습 정확도를 통한 IGO FeTFT의 시냅스 응용 검증 52
• 4.6 평가 결론 54
• 제 4 장 결 론 56
• 참고문헌 58
• Abstract 62