최대 플라잉 커패시터 전압을 저감하는 N:1 스위치드 커패시터 컨버터 설계 = Design of N:1 Switched Capacitor Converters with Reduced Maximum Flying Capacitor Voltage

다국어 초록 (Multilingual Abstract)

Switched Capacitor Converters (SCCs) are DC-DC converters composed solely of capacitors and switches. Unlike traditional PWM converters employing bulky magnetic components such as inductors, SCCs utilize high energy-density capacitors to achieve high power density. Consequently, SCCs are widely applied in high-speed charging systems, power supplies for AI semiconductors, and bus converters in data centers.
Representative SCC topologies include Doubler, Fibonacci, Series-Parallel, Ladder, and Dickson configurations. Among these, the Dickson SCC is favored in high-current applications due to its parallel capacitor and switch operation, which reduces switch current stress. However, it exhibits relatively high capacitor DC voltage stress compared to other topologies, leading to increased passive component volume.
This thesis proposes a novel generalized Dickson SCC topology with an N:1 voltage conversion ratio by rearranging the capacitor positions in the conventional Dickson SCC. The derivation process and operational principle of the proposed topology are described. Output impedance varies with frequency due to differences in capacitor charge and discharge behavior, defining two distinct regions: Slow Switching Limit (SSL) and Fast Switching Limit (FSL). Optimizing SSL impedance for both the conventional and proposed topologies, this study quantitatively analyzes the stored energy differences in capacitors, demonstrating a significant reduction in passive component volume through decreased DC voltage stress.
Additionally, theoretical analysis of losses due to switch on-resistance, considering voltage ratings and capacitor equivalent series resistance (ESR), demonstrates reduced output impedance in the FSL region. The converter design employs Class 2 multi-layer ceramic capacitors (MLCCs) to enhance power density and a cascaded bootstrap gate driver circuit for efficient switch operation.
Experimental validation at specific voltage conversion ratios confirm the effectiveness of the proposed topology, demonstrating reduced passive component volume and improved efficiency through reduced DC voltage stress.

국문 초록 (Abstract)

스위치드 커패시터 컨버터 (Switched Capacitor Converter, SCC)는 커패시터와 스위치만으로 구성된 컨버터이다. 자성소자인 인덕터를 포함하는 PWM 컨버터와 달리, SCC는 에너지 밀도가 높은 커패시터를 활용하여 높은 전력밀도를 갖는다. 이러한 SCC는 전자기기 내 고속 충전 시스템, AI 반도체 전력 공급, 데이터 센터의 버스 컨버터 등 다양한 분야에 응용된다.
대표적인 SCC 토폴로지에는 Doubler, Fibonacci, Series-parallel, Ladder, Dickson 등이 있다. 그 중 Dickson SCC는 병렬 구성된 커패시터와 스위치로 인해 스위치 전류 스트레스가 적어 고전류 응용 분야에 주로 사용된다. 그러나 Dickson SCC는 다른 토폴로지에 비해 커패시터의 DC 내압이 높아 수동소자의 부피가 증가하는 단점이 있다.
본 연구에서는, 기존 Dickson SCC에서 커패시터의 위치를 재배치하여 전압 변환비 N:1로 일반화된 새로운 토폴로지를 제안한다. 제안된 토폴로지의 유도 과정과 동작 원리를 소개하며, 출력 임피던스는 주파수에 따른 커패시터의 충, 방전 정도에 따라 느린 스위칭 제한 (Slow Switching Limit, SSL) 영역과 빠른 스위칭 제한 (Fast Switching Limit, FSL) 영역으로 나누어 분석한다. 기존 Dickson SCC와 제안된 토폴로지의 SSL 임피던스를 최적화하고, 이에 따른 커패시터 저장 에너지 차이를 분석하여 커패시터 DC 내압 감소에 따른 수동소자 부피 저감 효과를 제시한다. 또한, 스위치의 내압을 고려한 온 저항 및 커패시터 등가 직렬 저항 (Equivalent series resistance, ESR)에 의한 손실 전력을 분석하여 FSL 영역에서의 출력 임피던스 감소를 이론적으로 도출한다. 설계 과정에서는 Class 2 다층 세라믹 커패시터 (Multi-layer ceramic capacitor, MLCC)를 활용하여 전력밀도를 높였으며, 캐스케이디드 부트스트랩 (Cascaded bootstrap) 게이트 드라이버 회로를 적용하였다. 특정 전압 변환비 조건에서 실험을 수행하여 DC 내압 감소에 따른 수동소자 부피 저감율과 효율 개선 효과를 검증하였다.

목차 (Table of Contents)

• 제１장 서 론 1
• 1.1 연구의 배경 1
• 1.2 연구의 목적 6
• 1.3 논문의 구성 8
• 제２장 스위치드 커패시터 컨버터 분석 10
• 2.1 개념 10
• 2.1.1 전력 전달 방식 10
• 2.1.2 커패시터 공유 손실 11
• 2.1.3 주파수에 따른 출력 임피던스 13
• 2.2 커패시터 부피 15
• 2.2.1 커패시터가 갖는 저장 에너지와 이용률과의 관계 15
• 2.2.2 커패시터 전하 벡터 분석을 통한 저장 에너지 비교 18
• 2.3 스위치 스트레스 19
• 2.3.1 등가회로 상의 FSL 임피던스 및 스위칭 손실 분석 19
• 2.3.2 스위치 전하 벡터 분석을 통한 FSL 임피던스 비교 21
• 제３장 다양한 스위치드 커패시터 컨버터 비교 22
• 3.1 다양한 SCC 토폴로지 비교 22
• 3.1.1 4:1 Input-Series Output-Parallel (ISOP) SCC 25
• 3.1.2 4:1 Series-Parallel SCC 27
• 3.1.3 4:1 Multi-phase Doubler SCC 28
• 3.1.4 4:1 Flying Capacitor Multi-level (FCML) SCC 29
• 3.2 고전류 응용 컨버터 30
• 제４장 제안하는 토폴로지 분석 33
• 4.1 기존 Dickson SCC에 대한 선행연구 34
• 4.2 토폴로지 유도 36
• 4.2.1 제안하는 4:1 SCC 유도 36
• 4.2.2 제안하는 N:1 SCC 유도 38
• 4.3 제안하는 N:1 SCC 동작원리 42
• 4.4 커패시터 부피와 FSL 임피던스의 일반화 분석 45
• 4.4.1 커패시터 부피 일반화 45
• 4.4.2 FSL 임피던스 일반화 48
• 4.5 하드웨어 설계 61
• 4.5.1 프로토타입 61
• 4.5.2 MLCC 설계 66
• 4.5.3 게이트 드라이버 회로 설계 68
• 4.5.4 이론적 손실 계산 분석 69
• 4.6 실험 결과 71
• 제５장 제안하는 SCC 구조의 확장 방법 76
• 5.1 재조합 방식 77
• 5.1.1 재조합 정의 77
• 5.1.2 조건 및 규칙 84
• 5.2 재조합 일반화 분석 87
• 5.2.1 재조합 방법별 커패시터 부피 일반화 88
• 5.2.2 재조합 방법별 스위치 스트레스 일반화 92
• 제６장 결론 및 향후 연구 97
• 6.1 결론 97
• 6.2 향후 연구 99
• 부 록 100
• 참고 문헌 103
• Abstract 106