Interface Engineering of 0D and 3D Dielectrics for 2D Nanoelectronics = 2차원 나노전자소자를 위한 0차원 및 3차원 유전체의 계면 공정 연구

다국어 초록 (Multilingual Abstract)

As the semiconductor industry approaches the limits of conventional scaling,
I have focused on overcoming critical challenges related to dielectric
integration on two-dimensional (2D) materials. These atomically thin
materials offer excellent electronic properties but require high-quality
dielectric layers with pristine interfaces to fully realize their potential. In this
dissertation, I present two complementary approaches to engineer such
interfaces, enabling the advancement of 2D electronics and monolithic three
dimensional (M3D) integration.
First, I developed a fluorinated graphene (FG)-assisted transfer technique to
integrate atomic-layer-deposited (ALD) oxide films onto 2D materials. By
utilizing the dipole interaction between fluorine and carbon atoms in FG, I
achieved uniform and ultraflat oxide deposition on inert 2D surfaces. Upon
heating to approximately 400 °C, fluorine atoms dissociate, allowing the
clean detachment of oxide layers. I then reassembled these films into
vertically stacked heterostructures with sharp, defect-free van der Waals
(vdW) interfaces and minimal interlayer mixing. Using this method, I
fabricated top-gate field-effect transistors (FETs) with MoS2 and ZnO
channels, demonstrating high performance and stable operation. This
approach also offers a scalable route for M3D integration by addressing lattice
mismatch and thermal budget constraints.
In parallel, I investigated direct epitaxial growth of a molecular crystal
4
dielectric, antimony trioxide (Sb2O3), on 2D materials via physical vapor
deposition (PVD). I found that Sb2O3 nanosheets could be epitaxially aligned
at specific orientations (0° and 180°) on the 2D templates, forming atomically
sharp vdW interfaces without damaging the substrate. These crystalline
dielectrics exhibit high breakdown fields up to 18.6 MV/cm and extremely
low leakage currents at nanometer-scale thicknesses. I also analyzed the effect
of grain boundary misorientations on device stability, revealing that well
ordered boundaries contribute to superior electrical and thermal robustness.
Together, these two strategies provide a comprehensive framework to
engineer high-quality dielectric interfaces for next-generation 2D electronics.
By combining a modular transfer technique and direct epitaxial growth, I
demonstrate scalable, low-damage, and high-performance methods that
address fundamental bottlenecks in dielectric integration. This work lays the
groundwork for future electronic devices that combine planar 2D materials
with vertically stacked architectures, advancing both device performance and
integration density.

국문 초록 (Abstract)

반도체 산업이 기존 스케일링의 한계에 근접함에 따라, 본
학위논문에서는 2차원(2D) 물질에 유전체를 통합하는 데 있어 핵심적인
문제들을 해결하고자 하였다. 원자 수준의 두께를 갖는 2D 물질은 우수한
전자적 특성을 지니고 있으나, 이러한 성능을 온전히 구현하기 위해서는
고품질의 유전체와 결함 없는 계면 형성이 필수적이다. 본 논문에서는 이러한
계면을 정밀하게 조절하기 위한 두 가지 상호보완적인 접근법을 제시하며,
이를 통해 차세대 2D 전자소자 및 모놀리식 3차원(M3D) 집적 기술의 발전
가능성을 입증하였다.
첫 번째로, 불소화 그래핀(fluorinated graphene, FG)을 기반으로 한
전사 기법을 개발하여, 원자층 증착(ALD)으로 형성된 산화물 유전체를 2D
물질 위에 정밀하게 적층할 수 있도록 하였다. FG 내의 불소-탄소 간 쌍극자
상호작용을 활용하여, 화학적으로 비활성적인 2D 표면 위에도 균일하고
초평탄한 산화물 증착이 가능하였다. 이후 약 400 °C에서 열처리를 통해
불소가 탈착되면서 산화물 박막을 손상 없이 분리할 수 있었고, 이를
바탕으로 반데르발스(vdW) 계면을 가지는 수직 적층 구조를 형성하였다. 이
방법을 통해 MoS2 및 ZnO 채널을 갖는 탑게이트 전계효과
트랜지스터(FET)를 제작하였으며, 고성능과 안정적인 동작을 확인하였다. 본
79
전사 기법은 격자 부정합 및 열 공정 한계와 같은 M3D 집적의 주요 문제를
해결할 수 있는 확장 가능한 접근법을 제공한다.
두 번째로, 물리적 증기 증착(PVD)을 활용하여 2D 물질 위에 분자 결정
유전체인 삼산화안티몬(Sb2O3)을 직접 에피택시 성장시키는 방법을
연구하였다. Sb₂O₃ 나노시트는 2D 기판과 특정 방향(0° 및 180°)으로
정렬되어, 기판 손상 없이 원자 수준의 정렬된 vdW 계면을 형성하였다.
이러한 결정성 유전체는 최대 18.6 MV/cm의 높은 절연파괴 전계와 나노미터
두께에서도 극히 낮은 누설전류를 나타내었다. 또한 결정립 경계의 배열 방향
차이가 소자 안정성에 미치는 영향을 분석한 결과, 잘 정렬된 경계가 우수한
전기적 및 열적 안정성에 기여함을 확인하였다.
이처럼 본 논문에서 제안한 두 가지 전략은 2D 전자소자를 위한 고품질
유전체 계면 공학의 종합적인 프레임워크를 제공한다. 모듈형 전사 기술과
직접 에피택시 성장을 융합함으로써, 손상이 적고, 확장 가능하며, 고성능
유전체 통합 방안을 제시하였다. 본 연구는 2D 평면 소자와 수직 적층 구조를
융합한 미래형 전자소자의 구현을 위한 기반 기술로 활용될 수 있으며,
소자의 성능과 집적도를 동시에 향상시킬 수 있는 가능성을 제시한다.

목차 (Table of Contents)

• Abstract 4
• Table of Contents 6
• List of Figures 8
• Chapter 1. Introduction 13
• 1.1 Why do we need 2D semiconductors? 13
• 1.2 Difficulties of formation of dielectric thin film on 2d materials 18
• Chapter 2. Interface Engineering of 0D and 3D Dielectrics 23
• 2.1 Fluorinated graphene transfer technique for 3D integration 23
• 2.1.1 Introduction 23
• 2.1.2 Experimental procedure 24
• 2.1.3 Results and discussion 26
• 2.1.4 Conclusions 41
• 2.2 Van der Waals epitaxially grown 0D dielectric- Sb2O3 42
• 2.2.1 Introduction 42
• 2.2.2 Experimental procedure 43
• 2.2.3 Results and discussion 46
• 2.2.4 Conclusions 62
• Chapter 3. Summary 62
• References 65
• Abstract in Korean 78