고성능/저전력 3D 기하 연산을 위한 오프라인 CORDIC 벡터회전 알고리즘 = Off-line CORDIC Vector Rotation Algorithm for High-Performance and Low-Power 3D Geometry Operations

국문 초록 (Abstract)

본 논문에서는 모바일 환경에서의 3D 그래픽 처리에 효과적인 고성능/저전력의 CORDIC 구조를 구성하기 위하여 각도 기반 검색(ABS)과 스케일링 효과를 고려한 검색(SCS)과 같은 두 가지 오프라인 벡터링 방법을 제안하고 이를 통해 연산의 반복횟수를 줄이는 알고리즘을 개발한다. ABS 알고리즘은 3차원 벡터를 두 각으로 표현하고 이를 검색의 기준으로 삼았고, SCS 알고리즘은 단위 벡터를 기준으로 하여 벡터 회전 시에 최소의 반복 연산만으로도 원하는 회전을 수행할 수 있는 최적의 기본각 회전 시퀀스를 오프라인으로 미리 검색하여 적용한다. 본 논문에서 제안하는 ABS, SCS 알고리즘을 통해 지연을 각각 50% 감소시킬 수 있었으며, 이와 함께 voltage scaling 기술을 적용하여 전력소모를 크게 감소시킬 수 있음을 논의한다.

다국어 초록 (Multilingual Abstract)

In this paper, to make a high performance and low power CORDIC architecture for 3D operations in mobile devices, we suggest two off-line vectoring algorithms named Angle Based Search (ABS) and Scaling Considered Search (SCS). The ABS algorithm represents a 3D vector with two angles and those angles are used as a condition for searching CORDIC rotation sequences. The SCS algorithm determines the best CORDIC rotation sequence in advance to eliminate extra scaling computation. Using the proposed algorithms, we can observe 50% of latency is reduced. Furthermore, we perform a simple analysis and discuss possible reduction of power consumption by applying voltage scalingmethod together with the proposed algorithm.

목차 (Table of Contents)

• 요약
• Abstract
• 1. 서론
• 2. 기존연구
• 3. 제안하는 CORDIC 기반 회전 알고리즘
• 4. 실험결과 및 고찰
• 5. 결론 및 향후 과제
• 참고문헌

참고문헌 (Reference)

1 J. E. Volder, "The CORDIC trigonometric computing technique" 8 : 330-334, 1959

2 "Predictive Technology Model (PTM)"

3 C. S. Wu, "Modified vector rotational CORDIC(MVR-CORDIC) algorithm and architecture" 48 (48): 548-561, 2001

4 A. P. Chandrakasan, "Low Power CMOS Digital Design" 27 : 473-484, 1992

5 C. H. Lin, "IEEE Trans. Circuits and Systems Part-I: Fundamental Theory and Applications" 52 (52): 2385-2396, 2005

6 Tomás Lang, "High-Throughput CORDIC-based Geometry Operations for 3D Computer Graphics" 54 (54): 347-361, 2005

7 Y. H. Hu, "CORDIC-based VLSI architectures for digital signal processing" 16-35, 1992